发明名称 Circuit arrangement for testing analog-to-digital converters
摘要 <p>Zapojení je urceno k testování analogove/císlicových prevodníku (4), které mají analogový vstup (41), vzorkovací vstup (43) a císlicový výstup (42) a které obsahuje první signálový generátor (1) a rídící jednotku (5), jejíž první rídící výstup (51) je spojen s rídícím vstupem (12) prvního signálového generátoru (1). Výstup (11) prvního signálního generátoru (1) je pripojen na první vstup (31) modulátoru (3). Na druhý vstup (32) modulátoru (3) je pripojen výstup (22) druhého signálního generátoru (2). Výstup (33) modulátoru (3) je opatren svorkou pro propojení s analogovým vstupem (41) analogove/císlicového prevodníku (4), který má císlicový výstup (42) opatren svorkou pro spojení se vstupem (53) rídící jednotky (5), jejíž vzorkovací výstup (54) je spojen se svorkou pro spojení se vzorkovacím vstupem (43) analogove/císlicového prevodníku (4). Druhý rídící výstup (52) rídící jednotky (5) je spojen s rídícím vstupem (21) druhého signálního generátoru (2).</p>
申请公布号 CZ20090204(A3) 申请公布日期 2010.07.07
申请号 CZ20090000204 申请日期 2009.04.01
申请人 CESKU VYSOKU UCENI TECHNICKU V PRAZE FAKULTA ELEKTROTECHNICKA 发明人 VEDRAL JOSEF
分类号 H03M1/10;G01R29/00;H03M1/12 主分类号 H03M1/10
代理机构 代理人
主权项
地址