发明名称 |
一种共用基底集成电路测试方法、装置和系统 |
摘要 |
本发明提出一种共用基底集成电路测试方法、装置和系统,在共用基底上包含有复数个被测单元和复数个被测单元运行结果比较装置,不同被测单元执行同一输入激励,各自产生运行结果,运行结果由共用基底上的相应运行结果比较装置比较,产生比较特征,根据特征检测出失效被测单元。本发明能降低测试成本,缩短形成规模量产时间,降低漏测率。 |
申请公布号 |
CN101770967A |
申请公布日期 |
2010.07.07 |
申请号 |
CN200910044937.8 |
申请日期 |
2009.01.03 |
申请人 |
上海芯豪微电子有限公司 |
发明人 |
林正浩;耿红喜;任浩琪;张冰淳;郑长春 |
分类号 |
H01L21/66(2006.01)I;G01R31/28(2006.01)I |
主分类号 |
H01L21/66(2006.01)I |
代理机构 |
|
代理人 |
|
主权项 |
一种共用基底上集成电路测试方法,包括:(a)共用基底上的复数个功能相同的被测单元(device under test,DUT)在同一输入激励(input stimulation)下同时/并行运行,分别同时/并行产生运行结果;(b)如果有预期结果存在,(i)对上述复数个运行结果分别与预期结果同时/并行进行是否相等/匹配的比较;(ii)得出测试特征,即把比较结果相等/匹配的那些被测单元标记为有效单元,将比较结果不相等/不匹配的那些被测单元标记为疑似失效单元;若有需要,可以对疑似失效单元单独进行常规测试,以确定是否真正失效;(c)如果没有预期结果存在,(i)对上述复数个运行结果相互同时/并行进行是否相等/匹配的比较;(ii)得出测试特征,即把比较结果相等/匹配的那些被测单元标记为有效单元,将比较结果不相等/不匹配的那些被测单元标记为疑似失效单元;若有需要,可以对疑似失效单元单独进行常规测试,以确定是否真正失效;(d)根据测试特征分离有效单元和失效单元。 |
地址 |
200092 上海市杨浦区四平路1398号B座1202 |