非易失性存储器装置及其操作方法

摘要

本发明揭示一种页缓冲区具有双寄存器的非易失性存储器装置，其包含一存储器单元阵列、一选择器电路及一页缓冲区电路，所述选择器电路耦接至一外部数据线，包含一第一寄存器及一第二寄存器的页缓冲区电路耦接于所述存储器单元阵列与所述选择器电路之间，且所述第一及所述第二寄存器经由一感应节点而共同耦接。所述第一及所述第二寄存器交替地将数据编程写入所述存储器单元阵列。当所述第一及所述第二寄存器之一执行编程写入时，另一寄存器同时存储来自所述数据线的数据。换句话说，当所述第一寄存器在执行编程写入时，所述第二寄存器存储来自所述数据线的数据，而当所述第二寄存器在执行编程写入时，所述第一寄存器存储来自所述数据线的数据。

主权项

一种非易失性存储器装置的编程写入方法，其特征在于包含以下步骤：将来自一数据线的第一数据存储至一页缓冲区的一第一寄存器中；将所述第一数据编程写入一存储器单元阵列的一存储器单元中，并同时将来自所述数据线的第二数据存储至所述页缓冲区的一第二寄存器中；以及将所述第二数据编程写入所述存储器单元阵列的另一存储器单元中，并同时将来自所述数据线的第三数据存储于所述页缓冲区的所述第一寄存器中。