发明名称 基于锁相环的时钟发生器及时钟发生方法
摘要 本发明公开了一种基于锁相环的时钟发生器,包括:晶体振荡器;锁相环电路;时钟调整模块,用于接收所述锁相环电路输出的各第一多路时钟信号,根据目标时钟信号的预定频率及相位分别对各所述第一多路时钟信号进行频率及相位调整,输出分别与各所述第一多路时钟信号对应的多个第二多路时钟信号;倍频电路输出模块,用于接收、合并所述时钟调整模块输出的各所述第二多路时钟信号,输出具有所述预定频率和相位的所述目标时钟信号。本发明还公开了相应的时钟发生方法。本发明的基于锁相环的时钟发生器及时钟发生方法,可以方便灵活地对输出的目标时钟信号的频率及相位进行调整,并大大地扩展了其可能实现的带宽。
申请公布号 CN101419483B 申请公布日期 2010.07.07
申请号 CN200810203774.9 申请日期 2008.11.27
申请人 华亚微电子(上海)有限公司 发明人 温带豪
分类号 G06F1/08(2006.01)I;H03L7/06(2006.01)I 主分类号 G06F1/08(2006.01)I
代理机构 北京集佳知识产权代理有限公司 11227 代理人 董立闽;李丽
主权项 一种基于锁相环的时钟发生器,包括:晶体振荡器,用于输出初始时钟信号;锁相环电路,用于接收所述晶体振荡器输出的所述初始时钟信号,输出具有不同相位的多个第一多路时钟信号;其特征在于,还包括:时钟调整模块,包括脉冲发生模块和使能信号发生模块,所述使能信号发生模块包括同步校准模块和可编程计算模块,所述可编程计算模块接收部分或全部所述锁相环电路输出的所述第一多路时钟信号,根据所述目标时钟信号的预定频率及相位计算及输出分别与各所述第一多路时钟信号对应的第一使能信号,所述同步校准模块的输入端接收部分或全部所述锁相环电路输出的所述第一多路时钟信号,使能端接收所述可编程计算模块输出的各所述第一使能信号,输出端输出发往所述脉冲发生模块使能端的各所述第二使能信号;所述脉冲发生模块的输入端接收所述锁相环电路输出的各所述第一多路时钟信号,使能端接收所述使能信号发生模块输出的各所述第二使能信号,输出端输出分别与各所述第一多路时钟信号对应的多个所述第二多路时钟信号;倍频电路输出模块,用于接收、合并所述时钟调整模块输出的各所述第二多路时钟信号,输出具有所述预定频率和相位的所述目标时钟信号。
地址 201203 上海市浦东新区松涛路696号联想大厦4F