多晶片堆叠结构及其制法;MULTI-CHIP STACK STRUCTURE AND FABRICATION METHOD THEREOF

摘要

一种多晶片堆叠结构及其制法，系提供一具晶片座及复数导脚之导线架，以于该晶片座之两表面上分别接置第一及第二晶片，于焊线作业时将该导线架系置于一设有凹穴之加热块上，以使该导脚架撑于该加热块上并使该第二晶片容置于该凹穴中，接着进行第一打线作业，使该第一晶片透过第一焊线而电性连接至该导脚，同时对应连接有该第一焊线之导脚一侧设有凸块，再将该导线架反置以藉由该凸块架撑于该加热块上，并使该第一晶片及第一焊线容置于该加热块之该凹穴中，之后进行第二打线作业，使该第二晶片透过第二焊线而电性连接至该导脚。俾透过该凸块将该导脚撑起一段高度，避免加热块触碰至焊线，且不须更换加热块，以节省制程时间及成本，同时使第一及第二焊线连接至该导脚的位置近乎同一垂直线上，避免第一及第二晶片电性功能衰减及电性不匹配问题。

主权项

1.一种多晶片堆叠结构之制法，系包括：提供一具晶片座及复数导脚之导线架，以于该晶片座之两表面上分别接置有第一晶片及第二晶片，该导脚内端设有焊接区域，并于该焊接区域上形成一缝接焊点(stitch bond)；将该导线架置于一设有凹穴之加热块上，以使其导脚架撑于该加热块上并使该第二晶片容置于该凹穴中；进行第一打线作业，以使该第一晶片透过第一焊线而电性连接至该导脚之焊接区域之缝接焊点，同时对应连接有该第一焊线之导脚一侧设置至少一凸块，该凸块系位于该第一焊线周围之焊接区域上；将该导线架反置以藉由该凸块架撑于该加热块上，并使该第一晶片及第一焊线容置于该加热块之该凹穴中；以及进行第二打线作业，以使该第二晶片透过第二焊线而电性连接至该导脚。 ;2.如申请专利范围第1项之多晶片堆叠结构之制法，其中，该焊接区域复供接着该第二焊线。 ;3.如申请专利范围第2项之多晶片堆叠结构之制法，其中，该凸块之高度系大于该导脚焊接区域间之第一焊线高度。 ;4.如申请专利范围第1项之多晶片堆叠结构之制法，其中，该第一与第二焊线接置于导脚上之接置点系约位于同一垂直线上。 ;5.如申请专利范围第1项之多晶片堆叠结构之制法，其中，该凸块系利用打线机之焊嘴将金线熔成球状而形成至少一金凸块(Au stud)于该导脚上邻接该缝接焊点及直接接置于该缝接焊点上之其中一者。 ;6.如申请专利范围第1项之多晶片堆叠结构之制法，其中，该凸块系选择为单一或复数个而设于该缝接焊点之顶缘、对称两侧、同一侧、交错两侧之其中一者。 ;7.如申请专利范围第1项之多晶片堆叠结构之制法，其中，该凸块系具复数个且相互堆叠。 ;8.如申请专利范围第1项之多晶片堆叠结构之制法，其中，该第一及第二焊线具有相同之线长。 ;9.一种多晶片堆叠结构之制法，系包括：提供一具晶片座及复数导脚之导线架，以于该晶片座一表面上接置第一晶片，该导脚内端设有焊接区域，并于该焊接区域上形成一缝接焊点(stitch bond)，且进行第一打线作业，以使该第一晶片透过第一焊线而电性连接至该导脚之缝接焊点，同时对应连接有该第一焊线之导脚一侧设置至少一凸块，该凸块系位于该第一焊线周围之焊接区域上；将该导线架反置以藉由该凸块架撑于一设有凹穴之加热块上，并使该第一晶片及第一焊线容置于该加热块之该凹穴中；以及于该晶片座另一表面上接置第二晶片，且进行第二打线作业，以使该第二晶片透过第二焊线而电性连接至该导脚。 ;10.如申请专利范围第9项之多晶片堆叠结构之制法，其中，该焊接区域复供接着第二焊线。 ;11.如申请专利范围第9项之多晶片堆叠结构之制法，其中，该凸块之高度系大于该导脚焊接区域间之第一焊线高度。 ;12.如申请专利范围第9项之多晶片堆叠结构之制法，其中，该第一与第二焊线接置于导脚上之接置点系约位于同一垂直线上。 ;13.如申请专利范围第9项之多晶片堆叠结构之制法，其中，该凸块系利用打线机之焊嘴将金线熔成球状而形成至少一金凸块(Au stud)于该导脚上邻接该缝接焊点及直接接置于该缝接焊点上之其中一者。 ;14.如申请专利范围第9项之多晶片堆叠结构之制法，其中，该凸块系选择为单一或复数个而设于该缝接焊点之顶缘、对称两侧、同一侧、交错两侧之其中一者。 ;15.如申请专利范围第9项之多晶片堆叠结构之制法，其中，该凸块系具复数个且相互堆叠。 ;16.如申请专利范围第11项之多晶片堆叠结构之制法，其中，该第一及第二焊线具有相同之线长。 ;17.一种多晶片堆叠结构，系包括：一导线架，该导线架具有一晶片座及复数导脚，且该导脚之内端设有焊接区域，并于该焊接区域上形成一缝接焊点(stitch bond)；复数晶片，系分别接置于该晶片座相对之二表面上；焊线，系用以电性连接该些晶片至该导脚之焊接区域之缝接焊点；以及至少一凸块，系形成于该导脚之焊接区域上并位于该缝接焊点周围，且该凸块之高度大于该导脚焊接区域间之焊线高度。 ;18.如申请专利范围第17项之多晶片堆叠结构，其中，该焊线为金线，其系利用一打线机(Wire bonder)于晶片上形成一球型接点(ball bond)及于该导脚之焊接区域上形成该缝接焊点(stitch bond)。 ;19.如申请专利范围第17项之多晶片堆叠结构，其中，该凸块系利用打线机之焊嘴将金线熔成球状而形成至少一金凸块(Au stud)于该导脚上邻接该缝接焊点及直接接置于该缝接焊点上之其中一者。 ;20.如申请专利范围第17项之多晶片堆叠结构，其中，该晶片座二表面上用以电性连接该晶片与不同侧导脚之焊线缝接焊点系约位于同一垂直线上。 ;21.如申请专利范围第17项之多晶片堆叠结构，其中，该凸块系选择为单一或复数个而设于该缝接焊点之顶缘、对称两侧、同一侧、交错两侧之其中一者。 ;22.如申请专利范围第17项之多晶片堆叠结构，其中，该凸块系具复数个且相互堆叠。 ;23.如申请专利范围第17项之多晶片堆叠结构，其中，该导线架晶片座相对二表面之焊线具有相同之线长。;第1A至1D图系美国专利第5,545,922号案之多晶片堆叠结构之制法剖面示意图；第2A至2E图系本发明之多晶片堆叠结构及其制法第一实施例之示意图；第3A至3C图系本发明之多晶片堆叠结构之制法第二实施例之示意图；第4A至4E图系本发明之多晶片堆叠结构中接置于导脚上之凸块不同实施例之示意图；以及第5图系本发明之多晶片堆叠结构另一实施例之示意图。