使用双延迟路径之压控环形振荡器;VOLTAGE-CONTROLLED RING OSCILLATOR WITH DUAL DELAY PATHS

摘要

本发明揭露一种使用双延迟路径之压控环形振荡器，其包含：n个延迟模组，每一延迟模组具有一第一组信号输入端、一第二组信号输入端与两信号输出端，其中此第一组、第二组信号输入端分别包含一第一极性信号输入端与一第二极性信号输入端，且此两信号输出端包含一第一极性与一第二极性信号输出端；其中，每一延迟模组之第一组信号输入端耦接前一级延迟模组之输出端，每一延迟模组之第二组信号输入端耦接前一级延迟模组之第一组信号输入端，n>=2且n为自然数。藉此，提高振荡器之振荡频率、减少相位杂讯，并改善振荡器之振荡频率随串级级数增加而下降之缺点。

主权项

1.一种使用双延迟路径之压控环形振荡器，其包含：n个延迟模组，每一该n个延迟模组系具有一第一组信号输入端、一第二组信号输入端与两信号输出端，其中该第一组、第二组信号输入端分别包含一第一极性信号输入端与一第二极性信号输入端，该两信号输出端包含一第一极性信号输出端与一第二极性信号输出端；其中，每一该n个延迟模组之第一组信号输入端系耦接至前一级延迟模组之两信号输出端，每一该n个延迟模组之第二组信号输入端系耦接至前一级延迟模组之第一组信号输入端，n2且n为自然数，其中每一该n个延迟模组系包含：两第一电晶体对，系具有四输入端与两输出端，该四输入端其中之两输入端分别为该第一组信号输入端之第一极性信号输入端与第二极性信号输入端，其中该四输入端系四闸极端，该两输出端系两汲极端；一交联耦合电晶体对，系叠接该两第一电晶体对之该两汲极端；以及两主动负载，系分别叠接该交联耦合电晶体对之两汲极端。 ;2.如申请专利范围第1项所述之使用双延迟路径之压控环形振荡器，其中该n个延迟模组系包含3个延迟模组。 ;3.如申请专利范围第1项所述之使用双延迟路径之压控环形振荡器，其中该第一极性信号输入端系一正电压输入端，且该第二极性信号输入端系一负电压输入端。 ;4.如申请专利范围第1项所述之使用双延迟路径之压控环形振荡器，其中该第一极性信号输出端系一正电压输出端，且该第二极性信号输出端系一负电压输出端。 ;5.如申请专利范围第1项所述之使用双延迟路径之压控环形振荡器，其中每一该n个延迟模组之第一组信号输入端之第一极性信号输入端系耦接至前一级延迟模组之第二极性信号输出端。 ;6.如申请专利范围第1项所述之使用双延迟路径之压控环形振荡器，其中每一该n个延迟模组之第一组信号输入端之第二极性信号输入端系耦接至前一级延迟模组之第一极性信号输出端。 ;7.如申请专利范围第1项所述之使用双延迟路径之压控环形振荡器，其中每一该n个延迟模组之第二组信号输入端之第一极性信号输入端耦接至前一级延迟模组之第一组信号输入端之第一极性信号输入端。 ;8.如申请专利范围第1项所述之使用双延迟路径之压控环形振荡器，其中每一该n个延迟模组之第二组信号输入端之第二极性信号输入端耦接至前一级延迟模组之第一组信号输入端之第二极性信号输入端。 ;9.如申请专利范围第1项所述之使用双延迟路径之压控环形振荡器，其中该两第一电晶体对之另两闸极端系连接一控制电压。 ;10.如申请专利范围第1项所述之使用双延迟路径之压控环形振荡器，其中该两第一电晶体对系包含两N型晶体对。 ;11.如申请专利范围第1项所述之使用双延迟路径之压控环形振荡器，其中该交联耦合电晶体对系包含一交联耦合N型晶体对。 ;12.如申请专利范围第1项所述之使用双延迟路径之压控环形振荡器，其中该两主动负载系分别包含一第二电晶体对，该两第二电晶体对系具有四输入端与两输出端，且该四输入端其中之两输入端系分别为该第二组信号输入端之第一极性信号输入端与第二极性信号输入端，该四输入端系四闸极端，该两输出端系两汲极端。 ;13.如申请专利范围第12项所述之使用双延迟路径之压控环形振荡器，其中该两第二电晶体对之另两闸极端系连接一偏压电压。 ;14.如申请专利范围第12项所述之使用双延迟路径之压控环形振荡器，其中该两第二电晶体对系包含两P型晶体对。 ;15.一种使用双延迟路径之压控环形振荡器之延迟模组，其包含：两第一电晶体对，系具有四输入端与两输出端，该四输入端其中之两输入端系分别为一第一组信号输入之第一极性信号输入端与第二极性信号输入端，其中该四输入端系四闸极端，该两输出端系两汲极端；一交联耦合电晶体对，系叠接该两第一电晶体对之该两汲极端；以及两第二电晶体对，系具有四输入端与两输出端，该四输入端其中之两输入端系分别为一第二组信号输入之第一极性信号输入端与第二极性信号输入端，其中该四输入端系四闸极端，该两输出端系两汲极端，且该两第二电晶体对之该两汲极端系叠接该交联耦合电晶体对之两汲极端。 ;16.如申请专利范围第15项所述之使用双延迟路径之压控环形振荡器之延迟模组，其中该两第一电晶体对之另两闸极端系连接一控制电压。 ;17.如申请专利范围第15项所述之使用双延迟路径之压控环形振荡器之延迟模组，其中该两第一电晶体对系包含两N型晶体对。 ;18.如申请专利范围第15项所述之使用双延迟路径之压控环形振荡器之延迟模组，其中该交联耦合电晶体对系包含一交联耦合N型晶体对。 ;19.如申请专利范围第15项所述之使用双延迟路径之压控环形振荡器之延迟模组，其中该两第二电晶体对之另两闸极端系连接一偏压电压。 ;20.如申请专利范围第15项所述之使用双延迟路径之压控环形振荡器之延迟模组，其中该两第二电晶体对系包含两P型晶体对。;第一A图系习知两级环形振荡器之概略方块图；第一B图系第一A图所示延迟模组之一较佳电路图；第一C图系第一A图所示电路之控制电压与振荡频率之关系曲线图；第二图系三级环形振荡器之控制电压与振荡频率之关系曲线图；第三A图系本发明之一较佳实施例之概略方块图；第三B图系本发明之一较佳延迟模组实施例之电路图；以及第三C图系第三A图所示电路之控制电压与振荡频率之关系曲线图。