混频器;MIXER

摘要

一种混频器，于小信号差动模型中，包括：一负载电路；一开关电路，该开关电路连接于该负载电路，该开关电路具有一第一电流路径与一第二电流路径且该开关电路与该负载电路的连接处即为一输出端；以及，一转导器，该转导器包括一第一电阻、一第一运算放大器、一第二运算放大器、一第一电流镜与一第二电流镜；其中，该第一电阻连接于该第一运算放大器的第一输入端与该第二运算放大器的第一输入端之间，该第一电流镜的控制电流端连接至该第一运算放大器的第一输入端，该第一电流镜的镜射电流端连接至该第一电流路径，该第二电流镜的控制电流端连接至该第二运算放大器的第一输入端，该第二电流镜的镜射电流端连接至该第二电流路径，该第一运算放大器的第二输入端与该第二运算放大器的第二输入端可接收一电压信号。

主权项

1.一种混频器，该混频器于一小信号差动模型中，包括：一负载电路；一开关电路，该开关电路连接于该负载电路，该开关电路具有一第一电流路径与一第二电流路径且该开关电路与该负载电路的连接处即为一输出端；以及一转导器，该转导器包括一第一电阻、一第一运算放大器、一第二运算放大器、一第一电流镜与一第二电流镜；其中，该第一电阻连接于该第一运算放大器之一第一输入端与该第二运算放大器之一第一输入端之间，该第一电流镜之一控制电流端连接至该第一运算放大器的第一输入端，该第一电流镜之一镜射电流端连接至该第一电流路径，该第二电流镜之一控制电流端连接至该第二运算放大器的第一输入端，该第二电流镜之一镜射电流端连接至该第二电流路径，该第一运算放大器之一第二输入端与该第二运算放大器之一第二输入端可接收一电压信号。 ;2.如申请专利范围1所述的混频器，其中该第一电流镜包括：一第一n型电晶体与一第三n型电晶体；其中，该第一n型电晶体之一闸极与该第三n型电晶体之一闸极皆连接于该第一运算放大器之一输出端，该第一n型电晶体之一汲极系为该第一电流镜的控制电流端，该第三n型电晶体之一汲极系为该第一电流镜的镜射电流端，而该第一n型电晶体之一源极与该第三n型电晶体之一源极皆连接至一接地端。 ;3.如申请专利范围1所述的混频器，其中该第二电流镜包括：一第二n型电晶体与一第四n型电晶体；其中，该第二n型电晶体之一闸极与该第四n型电晶体之一闸极连接于该第二运算放大器之一输出端，该第二n型电晶体之一汲极系为该第二电流镜的控制电流端，该第四n型电晶体之一汲极系为该第二电流镜的镜射电流端，而该第二n型电晶体之一源极与该第四n型电晶体之一源极皆连接至该接地端。 ;4.如申请专利范围1所述的混频器，其中该第一电流镜包括：一第五n型电晶体、一第七n型电晶体、一第九n型电晶体、与一第十一n型电晶体，其中，该第九n型电晶体之一汲极系为该第一电流镜的控制电流端，该第九n型电晶体之一源极连接至该第五n型电晶体之一汲极，该第十一n型电晶体之一汲极系为该第一电流镜的镜射电流端，该第十一n型电晶体之一源极连接至该第七n型电晶体之一汲极，该第九n型电晶体之一闸极与该第十一n型电晶体之一闸极皆连接至一偏压电源，该第五n型电晶体之一闸极与该第七n型电晶体之一闸极皆连接至该第一运算放大器之一输出端，该第五n型电晶体之一源极与该第七n型电晶体之一源极皆连接至该接地端。 ;5.如申请专利范围1所述的混频器，其中该第二电流镜包括：一第六n型电晶体、一第八n型电晶体、一第十n型电晶体、与一第十二n型电晶体，其中，该第十n型电晶体之一汲极系为该第二电流镜的控制电流端，该第十n型电晶体之一源极连接至该第六n型电晶体之一汲极，该第十二n型电晶体之一汲极系为该第二电流镜的镜射电流端，该第十二n型电晶体之一源极连接至该第八n型电晶体之一汲极，该第十n型电晶体之一闸极与该第十二n型电晶体之一闸极皆连接至该偏压电源，该第六n型电晶体之一闸极与该第八n型电晶体之一闸极皆连接至该第二运算放大器之一输出端，该第六n型电晶体之一源极与该第八n型电晶体之一源极皆连接至该接地端。 ;6.如申请专利范围1所述的混频器，其中该负载电路包括：一第一负载与一第二负载，该第一负载一端与该第二负载一端相互连接。 ;7.如申请专利范围1所述的混频器，其中该开关电路包括：一第十三n型电晶体、一第十四n型电晶体、一第十五n型电晶体、一第十六n型电晶体；其中，该第十三n型电晶体之一汲极与该第十五n型电晶体之一汲极皆连接至该第一负载的另一端，该第十四n型电晶体之一汲极与该第十六n型电晶体之一汲极皆连接到该第二负载的另一端，该第十三n型电晶体之一闸极与该第十六n型电晶体之一闸极相互连接，该第十四n型电晶体之一闸极与该第十五n型电晶体之一闸极相互连接，而该第十三n型电晶体之一闸极与该第十四n型电晶体之一闸极可输入一震荡信号，该第十三n型电晶体之一源极与该第十四n型电晶体之一源极相互连接并成为该第一电流路径，而该第十五 n型电晶体之一源极与该第十六n型电晶体之一源极相互连接并成为该第二电流路径。 ;8.如申请专利范围1所述的混频器，其中该第一运算放大器的第一输入端为该第一运算放大器的正极输入端，该第一运算放大器的第二输入端为该第一运算放大器的负极输入端；以及，该第二运算放大器的第一输入端为该第二运算放大器的正极输入端，该第二运算放大器的第二输入端为该第二运算放大器的负极输入端。 ;9.如申请专利范围2所述的混频器，其中该第一n型电晶体与该第三n型电晶体的长宽比为1:N，而N为正数。 ;10.如申请专利范围3所述的混频器，其中该第二n型电晶体与该第四n型电晶体的长宽比为1:N，而N为正数。;本案得藉由下列图式及详细说明，俾得一更深入之了解：第一图所绘示为习知混频器电路图。;第二图所绘示为混频器的输入输出信号示意图。;第三图所绘示为习知混频器中转导器的电压-电流转换关系图。;第四图所示为习知混频器揭露于IEEE Journal of Solid-State Circuits, Vol. 40, No. 5, May 2005。;第五图所示为习知混频器揭露于IEEE Journal of Solid-State Circuits, Vol. 38, No. 12, December 2003。;第六图所示为习知混频器揭露于IEEE Journal of Solid-State Circuits, Vol. 39, No. 8, August 2004。;第七图所示为习知混频器揭露于IEEE Journal of Solid-State Circuits, Vol. 41, No. 8, August 2006。;第八图所示为习知混频器揭露于IEEE Journal of Solid-State Circuits, Vol. 41, No. 5, May 2006。;第九图所绘示为本发明混频器的第一实施例。;第十图所绘示为本发明第一实施例的小信号差动模型等效电路示意图。;第十一图所绘示为本发明混频器的第二实施例。;第十二图所绘示为本发明混频器的第三实施例。;第十三图所绘示为本发明混频器的第四实施例。;第十四图所绘示为本发明混频器的第五实施例。;第十五图所绘示为本发明混频器的第六实施例。