快闪记忆体装置之Ｙ-解码及预充电;Y-DECODING AND PRECHARGING IN A FLASH MEMORY DEVICE

摘要

本发明说明读取记忆胞之方法，及使用该等方法之记忆体阵列。一群记忆胞排列成具有列(X-次元)与行(Y-次元)之长方形阵列。在一列中，记忆胞之源极和汲极耦接形成一线型链。一条共同的字线与列中的每个闸极耦接。在链中相邻记忆胞之间的每一个节点与一条独立的行线耦接。一四行Y-解码器用以选择感测作业用之行线。在感测作业中，将电压源提供给四行其中的两行。预先充电时，将一电负载提供给记忆体阵列中的第一节点。将在同一条字线上与第一节点相隔至少一个介于其间之节点的第二节点预先充电。

主权项

1.一种用以对一永久性记忆胞(non-volatile memory cell)状态执行感测作业之方法，该永久性记忆胞属于复数个架构成汲极-源极串之永久性记忆胞，该方法包括：选取第一行线并将之与地耦接(605)；选取与该第一行线相邻之第二行线并将该第二行线与第一电压源耦接(610)；选取第三行线并将之与第二电压源耦接(615)；选取第四行线并让之浮接(620)；使其余的行线均接地；以及感测该第一电压源所提供之电流(625)。 ;2.如申请专利范围第1项之方法，其中该选取之第一行线与该选取之第二行线相邻，该选取之第三行线与该选取之第二行线相邻，并且也与该选取之第四行线相邻。 ;3.如申请专利范围第1项之方法，其中该选取之第一行线与该选取之第二行线相邻，该选取之第四行线与该选取之第二行线相邻，并且也与该选取之第三行线相邻。 ;4.如申请专利范围第1项之方法，其中该感测作业系一读取作业。 ;5.如申请专利范围第1项之方法，其中该感测作业系一核对作业。 ;6.一种读取一记忆胞之方法，该方法包括：将一电负载加诸于一记忆体阵列(700)中之第一节点(710)，该第一节点对应该记忆胞(1010)；以及将该记忆体阵列中之第二节点(712)预先充电，该第二节点与该第一节点在同一条字线(740)上，其中在该同一条字线(1020)该第二节点与该第一节点相隔至少一个介于其间之节点(1020)。 ;7.如申请专利范围第6项之方法，其中该第二节点系在离开该第一节点两个到五个节点之范围内。 ;8.如申请专利范围第6项之方法，其中该预先充电包括：将一范围在1.2至1.5伏特内之电压提供给该第二节点。 ;9.如申请专利范围第6项之方法，其中该记忆胞系利用一镜位元架构，其中该记忆胞中储存两个位元资料。 ;10.如申请专利范围第6项之方法，复包括：将该记忆体阵列中的第三节点(711)预先充电，其中将该字线上一个以上之节点预先充电。;本说明书中附带之图式系用以说明本发明之实施例，并搭配说明，俾以解释本发明之主要原则：第1A图显示本发明之某一实施例之多位元记忆胞之示意图；第1B图显示与第1A图中多位元记忆胞之逻辑状态有关之临限电压的分布；第2A图显示本发明某一实施例中具有行线的串联汲极-源极记忆胞；第2B图显示汲极-源极串联中有关记忆胞之感测作业的寄生电容与电阻的等效电路代表；第3A图显示依照本发明一实施例之四行选择，用以感测作业；第3B图显示依照本发明一实施例之四行选择，用以读取作业；第3C图显示依照本发明一实施例之四行选择，用以核对作业；第4图显示依照本发明一实施例之记忆胞阵列区段的设计，具有参考和冗位区块作业；第5A图显示依照本发明一实施例之四行Y-解码器中一行的源极选择器；第5B图显示依照本发明一实施例之四行Y-解码器的金属位元线选择部分；第5C图显示依照本发明一实施例之四行Y-解码器的扩散位元线选择部分；第6图系依照本发明一实施例之四行感测作业之流程图；第7图系依照本发明一实施例之记忆体阵列一部份的代表图；第8A图系依照本发明一实施例之示范的记忆胞代表图；第8B图系依照本发明一实施例之示范的镜位元记忆胞代表图；第9A图系显示本发明之预先充电方法的某一实施例；第9B图系显示本发明之预先充电方法的另一实施例；第10图系本发明一实施例之记忆胞读取方法的流程图。;在此说明所参考之图式并非按原比例而画，除非特别注明。