| 发明名称 | 处理高k电介质以实现CET缩放的方法 | ||
| 摘要 | 一种制造半导体器件(10)的方法，包括制造具有覆盖栅电极(22)的栅电介质(17)。半导体器件(10)被制造在半导体层(12)上。在半导体层上沉积包括锆酸铪的高k电介质(16)。在包括氢和氮的环境中在650摄氏度与850摄氏度之间的温度下对高k电介质进行退火。在高k电介质上形成栅电极(22)。高k电介质工在栅电极(17)中使用。一种影响是在保持、甚至改善栅极漏电水平的同时改善晶体管性能。 | ||
| 申请公布号 | CN101765903A | 申请公布日期 | 2010.06.30 |
| 申请号 | CN200880100700.0 | 申请日期 | 2008.06.16 |
| 申请人 | 飞思卡尔半导体公司 | 发明人 | R·I·赫德;斯里坎斯·B·萨马弗达姆 |
| 分类号 | H01L21/31(2006.01)I;H01L21/336(2006.01)I;H01L29/78(2006.01)I;H01L29/423(2006.01)I | 主分类号 | H01L21/31(2006.01)I |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人 | 秦晨 |
| 主权项 | 一种在半导体层上制造半导体器件的方法，包括以下步骤：形成栅电介质，其中，形成所述栅电介质包括在半导体层上沉积包括锆酸铪的高k电介质；在含有氢和氮的环境中在650摄氏度与850摄氏度之间的温度下对所述高k电介质进行退火；以及在所述高k电介质上形成栅电极。 | ||
| 地址 | 美国得克萨斯 | ||