多相位时钟发生器电路

摘要

本发明提供了一种基于参考时钟脉冲生成相位不同的多个输出时钟脉冲的多相位时钟发生器电路，其具有对相位不同的第一和第二参考时钟脉冲分频以生成输出时钟脉冲的第一和第二分频器电路，以及在第一和第二分频器电路的预定节点之间形成间歇性短路的开关，其中，在正常运行状态中，在预定节点被引导至相同电平的定时处，所述开关在预定节点之间形成短路。

主权项

一种基于参考时钟脉冲生成相位不同的多个输出时钟脉冲的多相位时钟发生器电路，具有对第一参考时钟脉冲分频以生成第一输出时钟脉冲的第一分频器电路，对与第一参考时钟具有不同相位的第二参考时钟脉冲分频以生成第二输出时钟脉冲的第二分频器电路，以及在所述第一和第二分频器电路的预定节点之间形成间歇性短路的开关，其中，在正常运行状态中，在所述预定节点被引导至相同电平的定时中，所述开关在所述预定节点之间形成短路，并且所述开关具有第一开关和第二开关，所述第一开关响应于第一参考时钟，在所述第一和第二分频器电路的第一节点之间形成短路，所述第二开关响应于第二参考时钟，在所述第一和第二分频器电路的第二节点之间形成短路。