集成电路结构及其形成方法

摘要

本发明公开一种形成集成电路的方法，包含将含有开口的图案化薄膜形成薄板于晶片上，其中在晶片内的下方芯片经由开口暴露出来。将上方芯片放置于开口内，上方芯片符合开口，在图案化薄膜与上方芯片间无间隙。然后将上方芯片接合至下方芯片上，接着硬化图案化薄膜。本发明的优点包含经由精确的对准图案化的粘着薄膜与下方芯片所产生的自行对准，因此可进行快速的取放(pick-and-place)。上方芯片可以自动对准各别的下方芯片，因此接合工艺的生产率可以显著地提升。

主权项

一种集成电路结构的形成方法，包括：将一包括一开口的图案化薄膜形成薄板设置于一晶片上，其中在该晶片内的一下方芯片经由该开口暴露出来；将一上方芯片放置于该开口内，其中该上方芯片符合该开口，且在该图案化薄膜与该上方芯片之间无间隙；将该上方芯片接合至该下方芯片上；以及硬化该图案化薄膜。