发明名称 | 形成倒装芯片突起载体式封装的方法 | ||
摘要 | 通过提供金属箔片并在片的第一表面中形成腔来形成倒装芯片突起载体式封装。用导电金属镀覆腔以形成外部互连。在金属箔的第一表面和镀覆腔上形成绝缘膜,然后在绝缘膜中形成通孔。通孔接触相应的镀覆腔。然后镀覆通孔,并在绝缘膜和镀覆通孔上形成焊接阻挡膜。处理焊接阻挡膜以在通孔上形成暴露区域,然后用导电金属镀覆该暴露区域。将突起的半导体管芯附装到金属箔的第一表面,其中管芯突起接触相应的镀覆暴露区域,其将管芯电连接到镀覆腔。最后,移除金属箔片使得露出镀覆腔的外表面。如上所述,镀覆腔的外表面形成管芯和印刷电路板之间的电互连。 | ||
申请公布号 | CN101383301B | 申请公布日期 | 2010.06.23 |
申请号 | CN200810098969.1 | 申请日期 | 2008.05.26 |
申请人 | 飞思卡尔半导体公司 | 发明人 | 卢威耀;叶兴强 |
分类号 | H01L21/60(2006.01)I | 主分类号 | H01L21/60(2006.01)I |
代理机构 | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人 | 柴毅敏 |
主权项 | 一种封装半导体集成电路的方法,包括:提供金属箔片;在所述金属箔片的第一表面中形成多个腔;用导电金属镀覆所述腔;在金属箔的第一表面和镀覆腔上形成绝缘膜;在所述绝缘膜中形成多个通孔,其中所述通孔接触相应的所述镀覆腔;用导电金属镀覆所述通孔;在所述绝缘膜和镀覆通孔上形成焊接阻挡膜;处理所述焊接阻挡膜以在所述通孔上形成暴露区域;用导电金属镀覆所述通孔上的暴露区域;将突起的半导体管芯附装到金属箔的第一表面,其中管芯突起接触相应的镀覆暴露区域,由此将所述管芯电连接到镀覆腔;以及移除所述金属箔片使得露出镀覆腔的外表面,由此所述镀覆腔的外表面形成与半导体管芯的电互连。 | ||
地址 | 美国得克萨斯 |