一种FLASH/EEPROM的仿真方法

摘要

本发明提供了一种基于逻辑加NVRAM组合，在智能卡仿真技术领域，提出的一种仿真FLASH/EEPROM的方法。基于FLASH/EEPROM的结构和时序，采用逻辑的方式来实现，在逻辑中采用计数器的方式，实现FLASH/EEPROM的时序，并在此基础上，实现各种逻辑信号。

主权项

一种基于NVRAM的FLASH/EEPROM仿真方法，其特征在于采用FPGA逻辑和NVRAM结合的方式实现FLASH/EEPROM的仿真，利用NVRAM掉电后能保存数据的特点，仿真FLASH/EEPROM的数据保存功能；通过逻辑电路，仿真FLASH/EEPROM的擦除编程时序；采用FPGA内部RAM仿真FLASH/EEPROM的页缓存器；用FPGA内部逻辑实现FLASH/EEPROM的擦“1”写“0”功能；步骤如下：(1)在系统时钟和模式选择信号的作用下，通过状态机生成电路模块产生各种操作的状态标志信号，计数器电路在编程使能信号有效时对编程时钟计数，计数器到一定的值时，产生相应的状态使能信号；(2)在状态使能有效期间，地址生成器模块将计数器输出值和外部输入地址信号组合，产生NVRAM的地址信号和页缓存区的页地址信号，读写信号根据计数器计到一定的时候，结合编程时钟信号产生，同时还设计一个内部的页缓存区，用于存放页或半页编程的数据，在进行编程操作时，先读出页缓存区的数据，再写入NVRAM；(3)读写信号生成器模块根据计数器的输出信号和状态使能信号产生NVRAM的读写信号和页缓存区的读信号；(4)对于实现擦“1”写“0”的功能，在数据写入NVRAM之前，将NVRAM的数据先读出，和要写入的数据做“与”操作，再将“与”操作后的数据写入NVRAM。