半导体存储器

摘要

本发明公开了一种半导体存储器。其中，增高电压生成器生成增高电压，作为字线的高电平电压。多个第一字译码器在活跃周期中根据第一地址信号来输出低电平电压或高电平电压，而在待机周期中输出高电平电压。切换电路在活跃周期中将用于向所述第一字译码器提供高电平电压的高电平电压线与增高电压线相连接，而在待机周期中将其与内部电压线相连接。向内部电压线提供的电压低于增高电压。多个字驱动器在它们的晶体管的栅极接收到来自所述第一字译码器的低电平电压时向字线提供增高电压，而当其栅极接收到来自所述第一字译码器的高电平电压时向字线输出低电平电压。

主权项

一种半导体存储器，包括：存储器阵列，其具有分别连接到多个字线的多个动态存储器单元；增高电压生成器，用于利用外部供应电压来生成恒定的增高电压作为所述字线的高电平电压，所述增高电压高于所述外部供应电压；多个第一字译码器，用于在活跃周期中将第一地址信号译码，当所述第一地址信号指示选择时输出低电平电压，当所述第一地址信号指示解选时输出高电平电压，以及在待机周期中输出所述高电平电压，在所述活跃周期期间，响应于存取请求和刷新请求而对所述存储器单元进行存取，而所述待机周期是除所述活跃周期之外的周期；切换电路，在第一规格的操作中，用于在至少包括所述活跃周期的第一周期中将高电平电压线与增高电压线相连接，以及在除所述第一周期之外的周期中将所述高电平电压线与内部电压线相连接，所述高电平电压线用于将所述高电平电压提供给所述第一字译码器，所述增高电压线是所述增高电压生成器的输出节点，所述内部电压线被提供的是低于所述增高电压的一个电压；多个字驱动器，所述字驱动器分别与所述字线相对应地形成并具有CMOS反相器，用于当构成所述CMOS反相器的pMOS晶体管在其栅极处接收到来自所述第一字译码器的低电平电压时向所述字线输出所述增高电压，并且当所述的pMOS晶体管在其栅极处接收到来自所述第一字译码器的高电平电压时向所述字线输出所述低电平电压；第二字译码器，用于在所述活跃周期中将第二地址信号译码，当所述第二地址信号指示选择时向所述pMOS晶体管的源极输出所述增高电压，以及当所述第二地址信号指示解选时向所述源极输出所述低电平电压；其中，在所述pMOS晶体管的栅极电压根据所述存取请求或所述刷新请求而从内部电压线变为增高电压后，所述第二字译码器输出所述增高电压。