发明名称 |
一种高速串行通道接收器均衡的仿真方法及装置 |
摘要 |
一种高速串行通道接收器均衡的仿真方法,包括:构建所述高速串行通道的全链路仿真文件;针对全链路仿真文件进行全链路时域眼图仿真,获取全链路通道响应;根据该全链路通道响应提取接收器的激励信号;由接收器电路模型根据该激励信号构建出不同接收均衡设置下的各个均衡仿真文件,针对各个均衡仿真文件而分别进行接收器均衡时域眼图仿真,从而获取接收器最佳均衡信号输出。在判断需要修改驱动器电路模型的预加重设置并进行相应地修改后,重复执行上述各步骤。本发明缩短了接收器均衡仿真的时间,减少了仿真内存占用,故能提升高速串行通道仿真效率。 |
申请公布号 |
CN101299223B |
申请公布日期 |
2010.06.16 |
申请号 |
CN200810111468.2 |
申请日期 |
2008.06.19 |
申请人 |
中兴通讯股份有限公司 |
发明人 |
周小军 |
分类号 |
G06F17/50(2006.01)I |
主分类号 |
G06F17/50(2006.01)I |
代理机构 |
北京安信方达知识产权代理有限公司 11262 |
代理人 |
龙洪;霍育栋 |
主权项 |
一种高速串行通道接收器均衡的仿真方法,其特征在于,所述方法包括:构建所述高速串行通道的全链路仿真文件;针对所述全链路仿真文件进行全链路时域眼图仿真,获取全链路通道响应;根据所述全链路通道响应提取接收器的激励信号;由接收器电路模型根据所述激励信号构建出不同接收均衡设置下的各个均衡仿真文件,针对所述各个均衡仿真文件而分别进行接收器均衡时域眼图仿真,从而获取所述接收器最佳均衡信号输出;所述构建高速串行通道的全链路仿真文件具体为:根据时域仿真器的语法要求,将驱动器电路模型、互连通道模型和所述接收器电路模型依次连接而构建所述高速串行通道的全链路仿真文件;所述构建出不同接收均衡设置下的各个均衡仿真文件具体为:所述接收器电路模型根据所述激励信号和不断进行的所述接收均衡设置的结果构建出所述各个均衡仿真文件。 |
地址 |
518057 广东省深圳市南山区高新技术产业园科技南路中兴通讯大厦法律部 |