驱动具有容性阻抗的器件的驱动方法和装置以及图像拾取装置

摘要

诸如电荷耦合器件这样的三个器件中每个被包括在组成3相谐振电路的三个相位阻抗电路之一中作为具有容性阻抗的器件。驱动电路将逻辑电平0、高阻抗电平或者逻辑电平1应用于相位阻抗电路中的节点Node A、Node B和Node C中的每一个，以引起谐振状态在相位阻抗电路中的顺序转变。在驱动相位阻抗电路的操作中，逻辑电平0、高阻抗电平和逻辑电平1中的任一个被应用于每个节点，以在相位阻抗电路之间维持2π/3的相位差。这样，逻辑电平和逻辑电平相位被以这样一种方式分配给节点，使得逻辑电平在每个与时间点相对应的任何定时处不互相重叠。因此，用于驱动每个具有容性阻抗的器件的驱动装置能够减小功率消耗。

主权项

一种用于驱动n个器件的驱动方法，所述n个器件中的每个器件被包括在组成n相LC谐振电路的多个相位阻抗电路之一中作为具有容性阻抗的器件，n是至少等于3的整数，其中，逻辑电平0、高阻抗电平或者逻辑电平1中的任一个被应用于所述相位阻抗电路的每个驱动点，使得引起谐振状态在所述相位阻抗电路之间顺序转移。