| 发明名称 | 减少应力的芯片制造方法 | ||
| 摘要 | 本发明提供了一种减少应力的芯片制造方法，包括如下步骤：在衬底上生长浅沟道隔离基体，在所述浅沟道隔离基体上生长栅极；在上述芯片表面上共漏极区和栅极区涂上光刻胶；在芯片表面上未涂光刻胶区进行刻蚀；在刻蚀部位注入离子；去除芯片表面上共漏极区和栅极区的光刻胶；清洗芯片表面上共漏极区和栅极区的光刻胶。其中去除光刻胶的步骤具体为：湿法去除芯片表面上共漏极区和栅极区的部分刻胶；干法去除芯片表面上共漏极区和栅极区的剩余刻胶。本发明在去除光刻胶时，先进行湿法去除部分光刻胶，然后再采用干法去除剩余光刻胶，有效避免了干法工艺中由于所述光刻胶硬化而产生的应力，从而有效克服了电路的失效问题，提高生产良率和产品的品质。 | ||
| 申请公布号 | CN101740327A | 申请公布日期 | 2010.06.16 |
| 申请号 | CN200810202702.2 | 申请日期 | 2008.11.13 |
| 申请人 | 中芯国际集成电路制造(上海)有限公司 | 发明人 | 顾中祥;李俊;庄晓辉;徐丹 |
| 分类号 | H01L21/00(2006.01)I;H01L21/336(2006.01)I;H01L21/266(2006.01)I | 主分类号 | H01L21/00(2006.01)I |
| 代理机构 | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人 | 屈蘅;李时云 |
| 主权项 | 一种减少应力的芯片制造方法，其特征在于，包括如下步骤：在衬底上生长浅沟道隔离基体，在所述浅沟道隔离基体上生长栅极；在上述芯片表面上共漏极区和栅极区涂上光刻胶；在芯片表面上未涂光刻胶区进行刻蚀；在刻蚀部位注入离子；去除芯片表面上共漏极区和栅极区的光刻胶；清洗芯片表面上共漏极区和栅极区的光刻胶。 | ||
| 地址 | 201203 上海市张江路18号 | ||