一种宽带频率综合器的低误差高速频率自动校准电路

摘要

本发明属于射频无线收发机集成电路设计技术领域，具体涉及一种频率自动校准电路。该频率自动校准电路结构由五部分构成：输入级、计数时间控制器、编码器、比较器和状态机。与传统输入级中仅用一个计数器的结构相比，本发明中的输入级采用两个并行的计数器和一个反相器以及一个加法器。通过这种结构，使频率自动校准中的计数误差大大减小，或者在计数误差一定的情况下，大大缩短频率校准的时间。本发明可用于现在多模收发机以及未来软件定义无线电(Software Defined Radio)和认知无线电(CognitiveRadio)的宽带频率综合器的频率自动校准。

主权项

一种频率自动校准电路，共由下面五部分组成：输入级、计数时间控制器、编码器、比较器和状态机，其特征在于输入级由一个反相器和两个并行的计数器以及一个加法器构成，其中，一个计数器直接接输入信号，另一个计数器通过反相器再接输入信号；两个计数器的输出接入加法器，有加法器得到总的计数值；或者所述输入级由一个除二除法器和四个并行计数器以及一个加法器构成，其中，除二除法器连接输入信号，将输入信号分为相差90°的信号分别送入4个并行的计数器，4个计数器的计数值分别送入加法器，相加得到总的计数值。