发明名称 于分时多工蚀刻过程中减少与深宽比有关之蚀刻的方法和设备
摘要 本发明提供一种减少与深宽比有关之蚀刻的方法和设备,其系在经由交错沉积/蚀刻制程而于半导体基板中电浆蚀刻深沟渠时所观察到的结果。于该交错沉积/蚀刻制程期间会即时地监控该基板上复数个不同大小的特征图形。接着,会依据从该监控中所收到的资讯来调整该交错沉积/蚀刻制程中的至少其中一项制程参数,用以达到该基板上至少两个不同大小特征图形有相同蚀刻深度的目的。
申请公布号 TWI326112 申请公布日期 2010.06.11
申请号 TW094121423 申请日期 2005.06.27
申请人 尤那西斯公司 发明人 赖守亮;卢歇尔 威斯特曼;大卫J 强森
分类号 H01L21/306 主分类号 H01L21/306
代理机构 代理人 桂齐恒;阎启泰
主权项 一种用以于电浆蚀刻制程中减少与深宽比有关之蚀刻的方法,该方法包括:将一基板置放于一真空反应腔室之中;利用电浆于该基板上沉积一钝化层;利用电浆来移除至少一部份该钝化层;利用电浆从该基板中蚀除材料;实施一制程回圈,其会反覆地实行沉积步骤、移除步骤、以及蚀刻步骤;随着时间经过监控该基板上不同大小的特征图形;从一差动式干涉计中产生一初始信号;于开始进行该制程回圈步骤以前先评估该初始信号;于该制程回圈步骤期间从该差动式干涉计中产生一制程信号;将该制程信号与该初始信号作比较;当该制程信号约等于该初始信号时终止该制程回圈步骤;以及从该真空反应腔室中移除该基板。
地址 美国