发明名称 |
集成电路和半导体装置制造方法、隔绝区域阶高控制方法 |
摘要 |
本发明提供一种集成电路和半导体装置制造方法、隔绝区域阶高控制方法,其隔绝区域的阶高之间具有较佳的一致性。集成电路的制造方法包括提供一基板,其具有一个或多个沟槽;填充上述一个或多个沟槽;对已填充的一个或多个上述沟槽进行一化学机械研磨工艺,其中一个或多个上述沟槽中的每一个包括一厚度;测量已填充的一个或多个上述沟槽中的每一个的上述厚度;根据已填充的一个或多个上述沟槽中的每一个的已测量的上述厚度决定进行一蚀刻工艺的一总时间。以已决定的上述总时间进行上述蚀刻工艺。本发明提供优点:改善元件的整体性能;提供更好的关键尺寸一致性;提升对工艺变异的控制,特别是阶高的变异;以及易于与公知工艺整合。 |
申请公布号 |
CN101728310A |
申请公布日期 |
2010.06.09 |
申请号 |
CN200910179129.2 |
申请日期 |
2009.09.29 |
申请人 |
台湾积体电路制造股份有限公司 |
发明人 |
赖素贞;郑光茗;庄学理;沈俊良;廖舜章 |
分类号 |
H01L21/762(2006.01)I;H01L21/311(2006.01)I;H01L21/66(2006.01)I;H01L21/3105(2006.01)I |
主分类号 |
H01L21/762(2006.01)I |
代理机构 |
隆天国际知识产权代理有限公司 72003 |
代理人 |
姜燕;陈晨 |
主权项 |
一种集成电路的制造方法,包括下列步骤:提供一基板,其具有一个或多个沟槽;填充该一个或多个沟槽;对已填充的一个或多个该沟槽进行一化学机械研磨工艺,其中所述一个或多个沟槽中的每一个包括一厚度;测量所述已填充的一个或多个沟槽中的每一个的该厚度;根据所述已填充的一个或多个该沟槽中的每一个的已测量的该厚度决定进行一蚀刻工艺的一总时间;以及以已决定的该总时间进行该蚀刻工艺。 |
地址 |
中国台湾新竹市 |