发明名称 | 增益限幅电路 | ||
摘要 | 本发明提供了一种增益限幅电路由N个具有差分输入和差分输出的增益级依次串联连接,第一增益级的差分输入作为增益限幅电路的信号输入端,最后一级增益级的差分输出作为增益限幅电路的信号输出端,用于接收反馈的增益级还具有第二差分输入,第K级增益级的差分输出通过反馈环路反馈给接收反馈的第M级增益级的第二差分输入信号,K为1到N之间的任意整数,M小于等于K,且各个增益级仅被包含在一个反馈环路中。该增益限幅电路可以减少集成电路的芯片管脚及外围元件,适用于低压工作。 | ||
申请公布号 | CN101729032A | 申请公布日期 | 2010.06.09 |
申请号 | CN200810121912.9 | 申请日期 | 2008.10.22 |
申请人 | 杭州士兰微电子股份有限公司 | 发明人 | 郑泉智 |
分类号 | H03G3/20(2006.01)I | 主分类号 | H03G3/20(2006.01)I |
代理机构 | 代理人 | ||
主权项 | 一种增益限幅电路,其特征在于由N个具有差分输入和差分输出的增益级依次串联连接,第一增益级的差分输入作为增益限幅电路的信号输入端,最后一级增益级的差分输出作为增益限幅电路的信号输出端,用于接收反馈的增益级还具有第二差分输入,第K级增益级的差分输出通过反馈环路反馈给接收反馈的第M级增益级的第二差分输入信号,K为1到N之间的任意整数,M小于等于K,且各个增益级仅被包含在一个反馈环路中。 | ||
地址 | 310012 浙江省杭州市黄姑山路4号(高新区) |