发明名称 交叉耦合电路的集成电路布局模式
摘要 本发明涉及交叉耦合电路的集成电路布局模式。提供了一种包含第一扩散区及平行的第二扩散区的电路。N个栅极层的序列被提供有这些栅极层中的第一及第N栅极层,其覆盖扩散区中的不同的相应区;而中间(N-2)个栅极层覆盖扩散区二者。桥接导体连接第一栅极层及第N栅极层。在一些实施例中,第二扩散区被设置为两个第二扩散子区,在其间具有扩散区间隙且其经由跳接导体电连接。形成具有第一扩散区的栅电极的第一栅极层可延伸穿过此扩散区间隙而不与其形成栅电极,且便于共线桥接导体的使用以连接至第N栅极层。
申请公布号 CN101728387A 申请公布日期 2010.06.09
申请号 CN200910204224.3 申请日期 2009.10.14
申请人 ARM有限公司 发明人 M·W·弗里德里克;D·P·克拉克
分类号 H01L27/04(2006.01)I;H01L27/092(2006.01)I;H01L23/528(2006.01)I;H01L21/82(2006.01)I;H01L21/8238(2006.01)I;H01L21/768(2006.01)I 主分类号 H01L27/04(2006.01)I
代理机构 中国专利代理(香港)有限公司 72001 代理人 王岳;刘春元
主权项 一种用于集成电路中的电路,该电路包含:第一共线扩散区;第二共线扩散区,其相对于该第一扩散区隔开且基本上平行于该第一扩散区;N个共线栅极层的序列,该栅极层配置得基本上彼此平行且垂直于该第一扩散区及该第二扩散区,以及每个都覆盖该第一扩散区及该第二扩散区之一或两者以形成栅电极;其中该序列中的第一栅极层,覆盖该第一扩散区以与其形成栅电极且不覆盖该第二扩散区;该序列中的下一(N-2)个栅极层,覆盖该第一扩散区及该第二扩散区两者以形成各自的栅电极;及该序列中的第N栅极层,覆盖该第二扩散区以与其形成栅电极且不覆盖该第一扩散区;以及还包含桥接导体,通过所述(N-2)个栅极层电连接该第一栅极层及该第N栅极层而不电连接至所述(N-2)个栅极层中的至少一些栅极层。
地址 英国剑桥郡