发明名称 |
具有减少的导通电阻的高压器件 |
摘要 |
一种半导体器件包括半导体衬底,形成在所述衬底中的源区和漏区,形成在所述衬底上且设置在所述源区和漏区之间的栅结构,和形成在所述衬底中且在所述栅结构和所述漏区之间的第一隔离结构,所述第一隔离结构包括在接近于所述漏区的边界处的突起。每个突起包括在沿所述漏区边界的第一方向测量的宽度,和沿与所述第一方向垂直的第二方向测量的长度,相邻的突起之间相互间隔一定距离。 |
申请公布号 |
CN101728392A |
申请公布日期 |
2010.06.09 |
申请号 |
CN200910131496.5 |
申请日期 |
2009.04.01 |
申请人 |
台湾积体电路制造股份有限公司 |
发明人 |
苏如意;蒋柏煜;龚正;黄宗义;蔡俊琳;周建志 |
分类号 |
H01L27/088(2006.01)I;H01L29/78(2006.01)I;H01L29/06(2006.01)I |
主分类号 |
H01L27/088(2006.01)I |
代理机构 |
北京市德恒律师事务所 11306 |
代理人 |
梁永 |
主权项 |
一种半导体器件,包括:半导体衬底;形成在所述衬底中的源区和漏区;形成在所述衬底上且设置在所述源区和漏区之间的栅结构;和形成在所述衬底中且在所述栅结构和所述漏区之间的第一隔离结构,所述第一隔离结构具有位于接近所述漏区边缘的多个突起;其中,所述多个突起的每一个包括在沿所述漏区边界的第一方向上测量的宽度,和在与所述第一方向垂直的第二方向上测量的长度,和其中相邻的突起相互间隔一定距离。 |
地址 |
中国台湾新竹 |