∑-Δ调制电路、方法及相应的锁相环路

摘要

本发明揭露了一种∑-Δ调制电路、方法及相应的锁相环路，利用量化噪声的反馈实现∑-Δ调制，从而于选择量化输出时，可以灵活的选择输出位数该∑-Δ调制电路包括：第一加法器，接收分数输入信号与反馈信号，产生和信号加以输出；量化器，接收第一加法器所产生的和信号的单位延时信号，将其量化后产生整数输出信号；减法器，接收第一加法器所产生的和信号的单位延时信号以及量化器所产生的整数输出信号，并将整数输出信号与和信号的单位延时信号做差后产生量化噪声加以输出；多条量化噪声延时电路，分别对量化噪声进行延时后输出；第二加法器，接收多条量化噪声延时电路的输出，做和后产生反馈信号，并提供给第一加法器。

主权项

一种∑-Δ调制电路，利用分数输入信号及一噪声反馈信号产生整数输出信号，其特征是，包括：第一加法器，接收所述分数输入信号与噪声反馈信号，产生和信号加以输出；量化器，接收所述第一加法器所产生的和信号的单位延时信号，将其量化后产生所述整数输出信号；减法器，接收所述第一加法器所产生的和信号的单位延时信号以及量化器所产生的整数输出信号，并将所述整数输出信号与所述和信号的单位延时信号做差后产生量化噪声加以输出；多条量化噪声延时电路，分别对所述量化噪声进行延时后输出；第二加法器，接收所述多条量化噪声延时电路的输出，做和后产生所述噪声反馈信号，并提供给所述第一加法器。