发明名称 存储系统以及存储系统的控制方法
摘要 就存储系统而言,可容易实现执行对应于指令的处理的处理装置切换。存储系统具备多个存储节点、和连接存储节点内控制器间的结合部。控制器内的存储器具有与CPU核心和逻辑单元控制器组合对应的多个共用存储器区域。在第1存储节点的网络控制器接收将第2存储节点的逻辑单元作为对象的指令时,第1存储节点的CPU核心将指令存储在对应于第2存储节点的逻辑单元控制器的共用存储器区域中。第2存储节点的逻辑单元控制器经结合部,取得存储在共用存储器区域中的指令。
申请公布号 CN1959618B 申请公布日期 2010.06.09
申请号 CN200610057017.6 申请日期 2006.03.13
申请人 株式会社日立制作所 发明人 松并直人;白银哲也;西本哲;志贺贤太;岩见直子
分类号 G06F3/06(2006.01)I;G06F12/00(2006.01)I 主分类号 G06F3/06(2006.01)I
代理机构 北京银龙知识产权代理有限公司 11243 代理人 许静
主权项 一种存储系统,其特征在于,具备:多个存储节点,分别包含作为存储数据的逻辑存储区域的至少一个逻辑单元、和控制所述逻辑单元的至少一个控制器;和控制器间结合部,不经所述控制器与连接于所述存储系统上的主计算机之间的访问路径,来连接各不相同的所述存储节点中包含的多个所述控制器之间,所述存储节点的所述控制器包含:具有至少一个CPU核心的CPU;网络控制器,经网络,从主计算机接收将所述存储系统内的多个所述逻辑单元内的一个作为对象的指令;逻辑单元控制器,连接在所述逻辑单元上,并且,控制所述逻辑单元中的数据的输入输出;和存储器,作为由所述CPU与所述逻辑单元控制器共用的存储器区域,具有与所述CPU内的所述CPU核心和所述存储系统内的多个所述逻辑单元控制器的组合分别对应的多个第1共用存储器区域,在所述多个存储节点内的第1存储节点中包含的所述网络控制器从主计算机接收到将所述多个存储节点内的第2存储节点中包含的逻辑单元作为对象的指令时,所述第1存储节点内的所述CPU核心通过执行对应于接收到的指令的处理,在与所述第1存储节点内的所述CPU核心和所述第2存储节点内的所述逻辑单元控制器的组合对应的所述第1存储节点内的所述第1共用存储器区域中,存储对与所述第2存储节点中包含的逻辑单元连接的所述逻辑单元控制器的指令,所述第2存储节点内的所述逻辑单元控制器经所述控制器间结合部,取得存储在所述第1存储节点内的所述第1共用存储器区域中的指令,并根据取得的指令,控制所述逻辑单元中的数据的输入输出。
地址 日本东京都