用于全数字接收机的并行内插装置及方法

摘要

本发明涉及一种用于全数字接收机的并行内插装置及方法。所述装置包括：输入单元，用于接收经本地时钟采样后的多个采样点，然后进行串并转换；并行内插单元，包括多个内插器，并行进行内插运算；定时误差检测单元，用于提取出时钟误差信号；环路滤波单元，用于根据时钟误差信号计算出时钟误差控制信号；数控振荡单元，用于根据时钟误差控制信号获取分数间隔信号和符号时钟并反馈到并行内插单元，以控制内插运算。本发明在相同处理速度下降低对芯片乘法速度的要求，提高全数字接收机的整体处理速度。

主权项

一种用于全数字接收机的并行内插装置，该装置包括：输入单元，用于接收经本地时钟采样后的多个采样点，进行串并转换后输入到并行内插单元；并行内插单元，包括多个内插器，用于并行进行内插运算；定时误差检测单元，用于接收并行内插单元内插运算后输出的信号，并提取出时钟误差信号；环路滤波单元，用于根据所提取的时钟误差信号计算出时钟误差控制信号；数控振荡单元，用于根据所述时钟误差控制信号获取分数间隔信号和符号时钟，并将所述分数间隔信号和符号时钟反馈到并行内插单元，以控制内插运算。