| 发明名称 | 半导体器件及其制造方法 | ||
| 摘要 | 本发明公开了一种半导体器件及其制造方法。该半导体器件包括：半导体衬底，其具有第一导电层、位于第一导电层上的第二导电层、位于第二导电层上的第一高密度杂质区和位于第一杂质区上的第二高密度杂质区；暴露第一导电层的沟槽；位于沟槽内壁上的栅极绝缘层；位于栅极绝缘层上的多晶硅层；以及位于沟槽中的多晶硅层上的金属层，其中该金属层填充该沟槽。 | ||
| 申请公布号 | CN101114674B | 申请公布日期 | 2010.06.09 |
| 申请号 | CN200710136790.6 | 申请日期 | 2007.07.27 |
| 申请人 | 东部高科股份有限公司 | 发明人 | 李昌明 |
| 分类号 | H01L29/78(2006.01)I;H01L29/49(2006.01)I;H01L21/336(2006.01)I;H01L21/28(2006.01)I | 主分类号 | H01L29/78(2006.01)I |
| 代理机构 | 中原信达知识产权代理有限责任公司 11219 | 代理人 | 夏凯;钟强 |
| 主权项 | 一种半导体器件，包括：半导体衬底，其具有第一导电层、位于第一导电层上的第二导电层、位于第二导电层上的第一高密度杂质区和位于第一高密度导电杂质区上的第二高密度杂质区；位于半导体衬底中的沟槽，相对于第二高密度杂质区，其深度不大于第一导电层的深度；仅位于沟槽内壁上的栅极绝缘层；仅位于沟槽中栅极绝缘层上的多晶硅层；仅位于沟槽中多晶硅层上的阻挡金属层；以及仅位于沟槽中阻挡金属层上的金属层，其中该金属层填充该沟槽，其中，该多晶硅层和该金属层形成栅电极。 | ||
| 地址 | 韩国首尔 | ||