三维量子阱CMOS集成器件及其制作方法

摘要

本发明公开了一种三维量子阱CMOS集成器件及其制作方法，它涉及微电子技术领域，主要解决现有三维集成电路速度低的问题。其方案是采用SSOI和SSGOI衬底构建新的三维集成器件的两个有源层。其中，下层有源层采用SSOI衬底，利用SSOI衬底中应变Si材料电子迁移率高的特点，制作应变SinMOSFET；上层有源层采用SSGOI衬底，利用SSGOI衬底中应变SiGe材料空穴迁移率高的特点，制作应变SiGe量子阱沟道pMOSFET；上下有源层之间采用键合工艺，形成三维有源层结构，并通过互连线连接，构成导电沟道为65～130nm的三维量子阱CMOS集成器件。本发明制作的三维量子阱CMOS集成器件与现有三维集成器件相比，具有速度快和性能好的优点。

主权项

一种三维量子阱CMOS集成器件，包括上层有源层和下层有源层，其特征在于下层有源层(2)采用应变Si nMOSFET器件，上层有源层(1)采用应变SiGe量子阱沟道pMOSFET器件，该两层之间通过SiO2介质层键合。