用在半导体存储器件中的工作周期校正设备及方法

摘要

本发明涉及能以小尺寸来实施以及能更快速地执行相位锁定并减少电流消耗量的工作周期校正设备，其包括：延迟线单元，用以延迟第一时钟信号，以产生第一延迟时钟信号；输出分接头单元，用以在由第二时钟信号所得到的丢弃控制信号的控制下将第一延迟时钟信号延迟第一时钟信号的第一逻辑状态的脉冲宽度；相位混合器，用以混合通过将来自该输出分接头单元的时钟信号反相而获得的反相时钟信号与第一时钟信号；相位比较器，用以将相位混合器所输出的工作周期校正输出时钟信号的相位与工作周期校正反馈时钟信号的相位作比较，以提供相位比较信号；以及相位混合器控制器，用以响应相位比较信号而计数第二时钟信号，以产生相位控制信号。

主权项

一种用于半导体存储器件中的工作周期校正设备，包括：延迟线单元，用以延迟第一时钟信号，以产生第一延迟时钟信号；输出分接头单元，用以在由第二时钟信号所得到的丢弃控制信号的控制下将该第一延迟时钟信号延迟该第一时钟信号的第一逻辑状态的脉冲宽度；相位混合器，用以将通过将来自该输出分接头单元的时钟信号反相而获得的反相时钟信号与该第一时钟信号混合；相位比较器，用以将该相位混合器所输出的工作周期校正输出时钟信号的相位与工作周期校正反馈时钟信号的相位作比较，以提供相位比较信号；以及相位混合器控制器，用以响应所述相位比较信号而计数该第二时钟信号，以产生相位控制信号，其中该第一时钟信号是该第二时钟信号的互补信号。