FIFO模块以及具有FIFO模块的延迟均衡电路和速率匹配电路

摘要

本发明公开了一种先进先出(FIFO)模块。所述FIFO模块包括多个可独立寻址的存储器位置、写入指针、读取指针和至少一个附加指针。所述写入指针连接到存储体，用于寻址第一存储器位置，以将输入数据总线上的数据写入到第一存储器位置中。所述读取指针连接到存储体，用于寻址第二存储器位置，以将存储在其中的数据读取到输出数据总线上。所述至少一个附加指针连接到存储体，用于寻址第三存储器位置，以读取存储在其中的数据。本发明还公开了利用所述FIFO模块的延迟均衡电路和速率匹配电路，以及延迟均衡方法。

主权项

一种先进先出模块，包括：存储体，其具有多个可单独寻址的存储器位置；连接到所述存储体的写入指针，所述写入指针用于对所述多个存储器位置中的第一存储器位置进行寻址，以将输入数据总线上的数据写入所述第一存储器位置；连接到所述存储体的读取指针，所述读取指针用于对所述多个存储器位置中的第二存储器位置进行寻址，以将所述第二存储器位置中的数据读取到输出数据总线上；连接到所述存储体的至少一个附加指针，所述附加指针用于对所述多个存储器位置中的第三存储器位置进行寻址，以读取所述第三存储器位置中所存储的数据；以及连接到所述存储体的检测器，所述检测器用于接收从所述第三存储器位置所读取的数据，并且将所述所读取的数据与预定数据进行比较，以确定是否匹配。