发明名称 |
半导体元件的制造方法 |
摘要 |
一种半导体元件的制造方法,包括提供基底,依序形成高介电常数层及半导体层,移除部分半导体层,其在第一区及第二区分别具有第一及第二厚度,形成硬掩模层,将硬掩模层、半导体层、及高介电常数层图案化以于第一区及第二区分别形成第一栅极结构及第二栅极结构,于基底上形成层间介电层,进行研磨,大抵停止在第一栅极结构的半导体层,自第一栅极结构移除半导体层而形成第一沟槽,第二栅极结构的硬掩模层保护其下的半导体层,以第一金属层填充第一沟槽,自第二栅极结构移除硬掩模层及半导体层而形成第二沟槽,以及以第二金属层填充第二沟槽。本发明包括沟槽结构,其可避免或减少于“栅极最后”工艺中形成金属栅极所遭遇的风险。 |
申请公布号 |
CN101714526A |
申请公布日期 |
2010.05.26 |
申请号 |
CN200910175116.8 |
申请日期 |
2009.09.16 |
申请人 |
台湾积体电路制造股份有限公司 |
发明人 |
钟昇镇;郑光茗;庄学理 |
分类号 |
H01L21/8238(2006.01)I;H01L21/28(2006.01)I |
主分类号 |
H01L21/8238(2006.01)I |
代理机构 |
隆天国际知识产权代理有限公司 72003 |
代理人 |
姜燕;陈晨 |
主权项 |
一种半导体元件的制造方法,包括:提供一半导体基底;于该半导体基底上形成一高介电常数层;于该高介电常数层上形成一半导体层;移除该半导体层的一部分,使该半导体层在一第一区中具有一第一厚度,且该半导体层在一第二区中具有一第二厚度,该第二厚度低于该第一厚度;于该半导体层上形成一硬掩模层;将该硬掩模层、该半导体层、及该高介电常数层图案化以于该第一区中形成一第一栅极结构,及于该第二区中形成一第二栅极结构;于该第一及第二栅极结构上形成一层间介电层;在该层间介电层上进行一第一化学机械研磨,该第一化学机械研磨大抵停止在该第一栅极结构的该半导体层;自该第一栅极结构移除该半导体层而形成一第一沟槽,其中该第二栅极结构的该硬掩模层保护该第二栅极结构的该半导体层;形成一第一金属层以填充该第一沟槽;自该第二栅极结构移除该硬掩模层及该半导体层而形成一第二沟槽;以及形成一第二金属层以填充该第二沟槽。 |
地址 |
中国台湾新竹市 |