逻辑处理设备、半导体器件和逻辑电路

摘要

本发明涉及逻辑处理设备、半导体器件和逻辑电路，其在实际操作电路的操作模式中减小了泄漏电流。例如在电源电压恒定地输送给前级触发器(11至13)和后级触发器(21至23)的状态下，在时钟信号(CK)上升时保存在前级触发器(11至13)中的数据在时钟信号(CK)的低电平周期中施加电源电压的逻辑门电路网络(31)中处理，然后经处理的数据保存在后级触发器(21至23)中。在给逻辑门电路网络(31)的功率输送时间设定为最小的情况下，可以减小逻辑门电路网络(31)的泄漏电流。

主权项

一种逻辑处理电路，包括：多个触发器，该多个触发器包括前级触发器和后级触发器；逻辑门电路网络，该逻辑门电路网络适于处理存储在前级触发器中的数据，处理结果被存储在后级触发器中；以及切换装置，用于在电源接通时间段和电源关断时间段之间切换，其中电源接通时间段是将功率提供给逻辑门电路网络的时间段，电源接通时间段对应于时钟信号的低电平状态时间段或高电平状态时间段，电源关断时间段是关断功率的时间段，电源关断时间段对应于除了对应于电源接通时间段的状态时间段以外的状态时间段；其中在电源接通时间段和电源关断时间段，均向该多个触发器提供功率；与从电源接通时间段向电源关断时间段的切换同步，该多个触发器存储向其输入的数据；仅在电源接通时间段期间，逻辑门电路网络处理存储在前级触发器中的数据，并且将处理结果输出到后级触发器，其中：电源接通时间段设定为比逻辑门电路网络中的处理延迟时间与后级触发器中的数据建立时间的总和更长的时间段。