具有三维层叠结构的半导体器件的制造方法

摘要

本发明提供一种在具有三维层叠结构的半导体器件中，使用埋入布线容易地实现所层叠的半导体电路层间的层叠方向上的电气连接的半导体器件的制造方法。在构成多层该半导体电路层中的一层的半导体基板的内部或表面从其表面一侧起，形成所要的元件或电路；用第1绝缘膜覆盖形成了该元件或电路的该半导体基板表面；贯穿该第1绝缘膜到达该半导体基板的内部，同时还从该半导体基板表面一侧起形成用第2绝缘膜覆盖内壁面的沟槽；从该半导体基板的表面一侧起，向该沟槽的内部充填导电材料形成导电插头；使用配置于与该导电插头的该半导体基板的表面一侧的端部对应的位置的第1电极，将该半导体基板固定于该支持基板或多层该半导体电路层中的另一层上；将固定于该支持基板或多层该半导体电路层中的另一层上的该半导体基板从其背面一侧起选择性地除去，以此使该第2绝缘膜露出于该半导体基板的背面一侧；以及选择性地除去露出于该半导体基板的背面一侧的该第2绝缘膜，以此使该导电插头露出于该半导体基板的背面一侧的工序。

主权项

一种半导体器件的制造方法，是一种将多层半导体电路层层叠于支持基板上构成的具有三维层叠结构的半导体器件的制造方法，其特征在于，包括：在构成多层所述半导体电路层中的一层的半导体基板的内部或表面从其表面一侧起，形成所要的元件或电路的工序；用第1绝缘膜覆盖形成了所述元件或电路的所述半导体基板表面的工序；贯穿所述第1绝缘膜到达所述半导体基板的内部，同时还从所述半导体基板表面一侧起形成用第2绝缘膜覆盖内壁面的沟槽的工序；从所述半导体基板的表面一侧起，向所述沟槽的内部充填导电材料形成导电插头的工序；使用配置于与所述导电插头的所述半导体基板的表面一侧的端部对应的位置的第1电极，将所述半导体基板固定于所述支持基板或多层所述半导体电路层中的另一层上的工序；将固定于所述支持基板或多层所述半导体电路层中的另一层上的所述半导体基板从其背面一侧起选择性地除去，以此使所述第2绝缘膜露出于所述半导体基板的背面一侧的工序；以及选择性地除去露出于所述半导体基板的背面一侧的所述第2绝缘膜，以此使所述导电插头露出于所述半导体基板的背面一侧的工序。