集成电路的顺序存储电路内单次事件颠覆错误的纠正

摘要

本发明为集成电路的顺序存储电路内单次事件颠覆错误的纠正。公开一种用于集成电路的顺序存储电路，其包括存储电路、错误检测电路和输出电路，存储电路包含第一存储元件和第二存储元件，错误检测电路包含两个附加存储元件、比较电路和进一步的比较电路，输出电路用于纠正所述存储电路内任何检测到的错误，并且用于输出输出值。

主权项

一种用于集成电路的顺序存储电路，包括：存储电路，包括：第一存储元件，用于在时钟信号的第一相位期间，存储由所述顺序存储电路接收的输入数据值的第一指示；第二存储元件，耦合到所述第一存储元件的输出，用于在所述时钟信号的第二相位期间存储所述输入数据值的第二指示；以及错误检测电路，用于检测所述第一和第二存储元件的任一个中的单次事件颠覆错误，包括：两个附加存储元件，用于响应从所述时钟信号得出的脉冲信号分别存储所述输入数据值的第三和第四指示；比较电路，用于比较所述输入数据值的所述第三和第四指示；以及进一步的比较电路，用于在所述时钟信号的第一相位期间比较所述第一指示和所述第三和第四指示的至少之一，并且用于在所述时钟信号的第二相位期间比较所述第二指示和所述第三和第四指示的至少之一；以及输出电路，用于纠正所述存储电路中任何检测到的错误，并且用于输出输出值；所述输出电路响应所述比较电路的不匹配，在所述时钟信号的第一相位期间输出所述第一指示以及在所述时钟信号的第二相位期间输出所述第二指示，以及所述输出电路响应所述比较电路的匹配，根据由所述进一步的比较电路执行的比较来输出值；所述输出电路响应所述时钟信号的第一相位期间所述进一步的比较电路的匹配，在所述第一时钟周期期间输出所述第一指示，以及响应不匹配，输出所述第一指示的反相值；以及所述输出电路响应所述时钟信号的第二相位期间所述进一步的比较电路的匹配，在所述时钟信号的所述第二相位期间输出所述第二指示，以及响应不匹配，输出所述第二指示的反相值。