发明名称 规则处理器和使用该规则处理器的方法
摘要 本发明公开了一种规则处理器和使用该处理器的方法。在一个实施例中,所述规则处理器包括通用寄存器文件、指令序列发生器、耦合到所述通用寄存器文件的解码器,以及耦合到所述解码器并且具有状态机寄存器和耦合到所述状态机寄存器的状态机执行硬件的状态机单元,所述指令序列发生器用于提供指令,所述解码器用于解码由所述指令序列发生器指定的指令集合,所述状态机寄存器用于存储一个或多个状态机,所述状态机执行硬件用于响应于对所述指令集合中的一个或多个指令的执行并且根据来自所述解码器和所述通用寄存器文件之一或两者的信息对所述一个或多个状态机估值。
申请公布号 CN1759393B 申请公布日期 2010.05.26
申请号 CN200480006397.X 申请日期 2004.01.09
申请人 思科系统公司 发明人 哈施瓦翰·沙朗帕尼;玛诺耶·卡里;肯特·菲尔得恩;理耶施·帕提尔;扎吉·肯尼迪·阿罗拉
分类号 G06F17/30(2006.01)I 主分类号 G06F17/30(2006.01)I
代理机构 北京东方亿思知识产权代理有限责任公司 11258 代理人 王怡
主权项 一种可编程规则处理器,包括:通用寄存器文件;指令序列发生器,用于提供指令;耦合到所述通用寄存器文件的解码器,用于解码由指令序列发生器指定的指令集合;多个搜索寄存器和耦合到所述多个搜索寄存器的搜索执行硬件,其中,所述搜索执行硬件被耦合到所述解码器和所述通用寄存器文件以接收来自所述解码器和所述通用寄存器文件之一或两者的搜索参数,并且,所述搜索执行硬件被配置用于响应于对解码后的指令集合中的一个或多个指令的执行而在所述搜索寄存器中的内容上执行一个或多个上下文搜索;以及耦合到所述解码器并且具有多个状态机寄存器集合和耦合到所述多个状态机寄存器集合的多个状态机执行硬件单元的状态机单元,所述多个状态机寄存器集合用于存储所述多个状态机的一个或多个状态,所述多个状态机执行硬件单元用于对所述多个状态机并行估值,其中每个状态机寄存器集合被耦合到状态机执行硬件单元,以使得每个状态机单元能够与对所述解码后的指令集合中的一个或多个指令的执行并行地并且根据来自所述解码器和所述通用寄存器文件之一或两者的参数而响应。
地址 美国加利福尼亚州