| 发明名称 | 半导体器件 | ||
| 摘要 | 本发明提供了一种半导体器件，其中能抑制峰的出现并能抑制半导体器件的特性变化。该半导体器件包括：元件隔离膜(200)，元件隔离膜(200)形成在半导体层中，其限定元件形成区域；栅电极(130)，栅电极(130)形成在元件形成区域的上面，栅电极(130)具有分别在元件隔离膜(120)的上面延伸的末端；杂质区域(110)，杂质区域(110)是源极区域和漏极区域，其形成在元件形成区域中以便在其间夹持栅电极(130)下面紧邻的沟道形成区域，栅电极(130)在其末端的每一个处，在元件形成区域和元件隔离膜(200)之间的界面的至少一部分之上包括功函数高于其它区域的功函数的高功函数区域(124)。 | ||
| 申请公布号 | CN101714555A | 申请公布日期 | 2010.05.26 |
| 申请号 | CN200910178735.2 | 申请日期 | 2009.09.28 |
| 申请人 | 恩益禧电子股份有限公司 | 发明人 | 田中浩治 |
| 分类号 | H01L27/088(2006.01)I;H01L29/78(2006.01)I;H01L29/06(2006.01)I;H01L29/423(2006.01)I | 主分类号 | H01L27/088(2006.01)I |
| 代理机构 | 中原信达知识产权代理有限责任公司 11219 | 代理人 | 孙志湧;穆德骏 |
| 主权项 | 一种半导体器件，包括：元件隔离膜，所述元件隔离膜形成在半导体层中，所述元件隔离膜限定元件形成区域；栅电极，所述栅电极形成在所述元件形成区域的上面，所述栅电极具有分别在所述元件隔离膜的上面延伸的末端；以及源极区域和漏极区域，所述源极区域和漏极区域形成在所述元件形成区域中以便于在其间夹持所述栅电极下面的沟道形成区域，所述栅电极在其末端中的每一个处，在所述元件形成区域和所述元件隔离膜之间的界面的至少一部分之上，包括其中功函数高于其它区域中的功函数的高功函数区域。 | ||
| 地址 | 日本神奈川 | ||