发明名称 制造半导体器件的方法
摘要 公开了一种制造半导体器件的方法。在该方法中,沿包括相对较大的厚度尺寸的半导体衬底的主基板(1)的厚度方向,在一个表面上形成凹入部分(7)。然后,沿主基板(1)的厚度方向,利用在另一个表面提供的氧化膜(6a)形成的开口作为掩模,通过反应离子蚀刻工艺形成通孔(4a、4b)。开口(8)在与凹入部分(7)相对应的区域中具有较窄的宽度,而在其余区域具有较宽的宽度。因此,较宽宽度的通孔(4a)穿透主基板(1)和较窄宽度的通孔(4b)到达凹入部分(7)的下表面的各自必要时间可以近似相等,从而近似同时地完成较宽宽度的通孔(4a)和较窄宽度的通孔(4b)的共同蚀刻工艺。
申请公布号 CN1946629B 申请公布日期 2010.05.26
申请号 CN200580007234.8 申请日期 2005.03.15
申请人 松下电工株式会社 发明人 江田和夫;辻幸司;桐原昌男;西岛洋一
分类号 B81C1/00(2006.01)I 主分类号 B81C1/00(2006.01)I
代理机构 中科专利商标代理有限责任公司 11021 代理人 王玮
主权项 一种通过使用反应离子蚀刻工艺来制造半导体器件的方法,所述反应离子蚀刻工艺包括:在半导体衬底上设置具有宽度尺寸不同的多个开口的掩模;以及在所述半导体衬底上形成宽度尺寸不同的多种类型的通孔,其中沿所述半导体衬底的深度方向上半导体材料的去除速率随着所述开口的开口宽度的增大而增加,所述方法包括:第一步骤,在与具有所述相对较窄的开口宽度的所述掩模的开口相对应的所述半导体衬底的第一区域中,在半导体衬底的第一表面中形成凹入部分,以使所述第一区域具有小于所述半导体衬底其余的第二区域的厚度;以及第二步骤,利用在所述半导体衬底相反的第二表面上设置的所述掩模,执行所述反应离子蚀刻工艺,以通过单个反应离子蚀刻工艺,同时形成在所述半导体衬底的所述第二区域中到达所述第一表面的开口宽度较宽的第一通孔、以及到达所述凹入部分的开口宽度较窄的第二通孔。
地址 日本国大阪府