锁相环及其校准方法

摘要

本发明涉及一种包括锁相环(PLL)、电荷泵(CP)和环路的校准装置(CAL)的集成电路。发明的特征在于校准装置(CAL)包括：第一装置(S1，SHORT)，用于使锁相环(PLL)不稳定从而产生正弦信号(Vfilt)；第二装置(COMP)，用于从正弦信号(Vfilt)产生方信号(Vs)；逻辑电路(LOGIC)，用于：确定方信号(Vs)的频率；比较所述频率和希望频率；和控制电荷泵(CP)以将方信号频率校正为希望频率的函数。

主权项

一种包括锁相环(PLL)、电荷泵(CP)和环路的校准装置(CAL)的集成电路(IC)，特征在于校准装置(CAL)包括：-第一装置(S1，SHORT)，用于使锁相环(PLL)不稳定从而提供正弦信号(Vfilt)；-第二装置(COMP)，用于从正弦信号(Vfilt)产生方信号(Vs)；和-逻辑电路(LOGIC)，用于：-确定方信号(Vs)的频率(Fs)；-比较所述频率(Fs)和希望频率(Fno)；和-以将方信号频率(Fs)校正为希望频率(Fno)的函数为目的控制电荷泵(CP)。