非易失性半导体存储器

摘要

存储单元阵列，具有由1个存储单元和夹着其的2个选择晶体管构成的单元。在1个区上，由连接在1条控制栅线CGL上的存储单元构成1页。在位线BLi上，连接具有闩锁功能的读出放大器。首先，将1页份的存储单元的数据读出到读出放大器，在读出放大器中改写数据，在进行页消除之后，将读出放大器的数据编程在1页份的存储单元上。通过在读出放大器中改写数据，就可以进行页单位或者字节单位的数据改写。

主权项

一种非易失性半导体存储器，包括：存储单元阵列(11)，由被配置成矩阵形的多个存储单元组构成；主控制栅线(CGLi)，在上述存储单元阵列上沿着行方向延伸；主控制栅驱动器(12c)；被配置在上述主控制栅线的一端；辅助控制栅线(CGLi-0，CGLi-1，…CGLi-3)，被连接在被配置在上述行方向上的该存储单元组内的1页份的存储单元中的多个存储单元上；辅助译码器(29)，译码地址信号，输出控制信号；以及辅助控制栅驱动器(28)，被配置在上述主控制栅线和上述辅助控制栅线之间，由MOS晶体管(36-0、36-1、…36-3)构成，在上述MOS晶体管(36-0、36-1、…36-3)的栅上输入上述控制信号。