| 发明名称 | 半导体器件的制造方法 | ||
| 摘要 | 提供一种半导体器件的制造方法，使用半色调相移掩膜(11)和莱温松相移掩膜(12)进行双重曝光处理，半色调相移掩膜(11)具备插入在栅极图案(1)与栅极图案(1)间距离大的部位而构成的可分辨线宽的辅助图案(2a)和分辨界限以下的线宽的辅助图案(2b)，莱温松相移掩膜(12)具有对应于光掩膜(11)的栅极图案(1)的辅助图案(3)。这时，除掉辅助图案(2a)、(2b)，仅转印栅极图案(1)。这样，在用双重曝光处理进行图案转印时，可以提高图案的共同焦点深度，实现线宽的高度均匀化，从而可制造可靠性高的半导体器件。 | ||
| 申请公布号 | CN1688934B | 申请公布日期 | 2010.05.26 |
| 申请号 | CN03823714.8 | 申请日期 | 2003.02.27 |
| 申请人 | 富士通微电子株式会社 | 发明人 | 南孝宜 |
| 分类号 | G03F1/08(2006.01)I;G03F7/20(2006.01)I;H01L21/027(2006.01)I;H01L21/28(2006.01)I | 主分类号 | G03F1/08(2006.01)I |
| 代理机构 | 隆天国际知识产权代理有限公司 72003 | 代理人 | 高龙鑫;张龙哺 |
| 主权项 | 一种半导体器件的制造方法，用双重曝光处理进行图案转印，其特征在于，包括：用具有第一图案和第二图案的第一掩膜进行曝光的工序，其中，所述第一掩膜是二进制掩模或半色调相移掩模，用具有作为透光区域的第三图案的第二掩膜进行曝光的工序，其中，所述第二掩膜是莱温松相移掩膜；所述第一图案具有与所述第三图案重叠的区域和不与所述第三图案重叠的区域，与所述第三图案重叠的区域内的上述第一图案和不与所述第三图案重叠的区域内的所述第一图案具有图案宽度在分辨界限宽度以上的部分，所述第二图案具有与所述第三图案重叠的区域和不与所述第三图案重叠的区域，与所述第三图案重叠的区域内的上述第二图案具有图案宽度在分辨界限宽度以上的部分，不与所述第三图案重叠的区域内的所述第二图案具有图案宽度在分辨界限宽度以下的部分，在所述双重曝光处理中，利用所述第三图案来除掉与所述第三图案重叠的区域内的所述第二图案，仅转印所述第一图案，在用双重曝光处理所转印的所述第一图案中，与所述第三图案重叠的区域内的所述第一图案的宽度比不与所述第三图案重叠的区域内的所述第一图案的宽度更窄。 | ||
| 地址 | 日本东京都 | ||