发明名称 |
Abgesenkter Drain- und Sourcebereich in Verbindung mit einer komplexen Silizidherstellung in Transistoren |
摘要 |
Während des Fertigungsprozesses zur Herstellung modernster Transistorelemente wird die Gatehöhe verringert und es wird auch eine abgesenkte Drain- und Sourcekonfiguration in einer gemeinsamen Ätzsequenz vor dem Herstellen entsprechender Metallsilizidgebiete geschaffen. Da die entsprechende Seitenwandabstandshalterstruktur während der Ätzsequenz beibehalten wird, wird die Steuerbarkeit und die Gleichmäßigkeit des Silizidierungsprozesses in der Gateelektrode verbessert, wodurch ein geringes Maß an Schwellwertvariabilität erreicht wird. Des weiteren sorgt die abgesenkte Drain- und Sourcekonfiguration für einen geringeren Gesamtreihenwiderstand und eine bessere Verspannungsübertragungseffizienz.
|
申请公布号 |
DE102008054075(A1) |
申请公布日期 |
2010.05.20 |
申请号 |
DE200810054075 |
申请日期 |
2008.10.31 |
申请人 |
ADVANCED MICRO DEVICES INC.;AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG |
发明人 |
GRIEBENOW, UWE;WEI, ANDY;HOENTSCHEL, JAN;SCHEIPER, THILO |
分类号 |
H01L21/336;H01L21/306;H01L21/8238 |
主分类号 |
H01L21/336 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|