发明名称 半导体装置以及半导体装置的制造方法
摘要 本发明提供一种半导体装置及其制造方法,在使用SiC基板的半导体装置中,JTE层几乎不会受到固定电荷的影响,可取得稳定的绝缘击穿耐压。本发明的第一方式的半导体装置具备:SiC外延层,其具有n型导电性;杂质层,其形成在SiC外延层的表面内,并具有p型导电性;以及JTE层,其与杂质层邻接地形成,并具有p型导电性,且杂质浓度低于杂质层。此处,JTE层形成在从SiC外延层的上表面隔开预定的距离的位置,JTE层的上方形成有具有n型导电性的SiC区域。
申请公布号 CN101258608B 申请公布日期 2010.05.19
申请号 CN200680032886.1 申请日期 2006.05.09
申请人 三菱电机株式会社 发明人 樽井阳一郎;大塚健一;今泉昌之
分类号 H01L29/861(2006.01)I;H01L21/329(2006.01)I;H01L21/336(2006.01)I;H01L29/06(2006.01)I;H01L29/12(2006.01)I;H01L29/47(2006.01)I;H01L29/78(2006.01)I;H01L29/872(2006.01)I 主分类号 H01L29/861(2006.01)I
代理机构 中国国际贸易促进委员会专利商标事务所 11038 代理人 郭放
主权项 一种半导体装置的制造方法,其特征在于,该半导体装置的制造方法具备如下的步骤:(A)在具有n型导电性的SiC区域的表面内,形成具有p型导电性的杂质层的步骤;(B)对与上述杂质层邻接的区域的上述SiC区域实施p型杂质的离子注入,与上述杂质层邻接地形成杂质浓度低于上述杂质层的第一JTE层的步骤;(C)在上述SiC区域上形成保护膜的步骤;(D)在上述杂质层上方的上述保护膜上形成开口部的步骤;以及(E)在上述开口部内形成阳极电极的步骤,其中,上述步骤(B)是通过使上述离子注入的能量变化,从上述SiC区域的第一深度到没有到达上述SiC区域的表面的第二深度形成上述第一JTE层的步骤。
地址 日本东京