发明名称 多读端口寄存器文件级驱动位单元电路
摘要 本发明公开了一种多读端口寄存器文件级驱动位单元电路,它包括由PMOS管P1,P2和NMOS管N1,N2,N3构成三态存储体核心单元、读端口单元、写端口单元以及反相器链,所述写端口单元与存储体核心单元相连,所述反相器链包括两个或两个以上尺寸不一样的反相器,反相器链的输入端与存储体核心单元相连,输出端与读端口单元相连,反相器链中沿着从存储体核心单元到读端口单元的方向反相器的尺寸逐级递增。本发明是一种能够减小核心单元的驱动负载,从而有利于减小核心单元的面积,同时保证数据被正确读出的多读端口寄存器文件级驱动位单元电路。
申请公布号 CN101110261B 申请公布日期 2010.05.19
申请号 CN200710035331.9 申请日期 2007.07.10
申请人 中国人民解放军国防科学技术大学 发明人 张民选;贺鹏;李少青;陈吉华;赵振宇;陈怒兴;马剑武;徐炜遐;乐大珩;孙岩;刘婷;董兰飞;唐世民;何小威;刘征
分类号 G11C7/22(2006.01)I 主分类号 G11C7/22(2006.01)I
代理机构 湖南兆弘专利事务所 43008 代理人 赵洪
主权项 一种多读端口寄存器文件级驱动位单元电路,其特征在于:它包括由PMOS管P1,P2和NMOS管N1,N2,N3构成三态存储体核心单元、读端口单元、写端口单元以及反相器链,所述写端口单元与存储体核心单元相连,所述反相器链包括两个或两个以上尺寸不一样的反相器,反相器链的输入端与存储体核心单元相连,输出端与读端口单元相连,反相器链中沿着从存储体核心单元到读端口单元的方向反相器的尺寸逐级递增。
地址 410073 湖南省长沙市砚瓦池正街47号国防科学技术大学计算机学院分布与并行处理国防重点实验室