具有侧栅控和顶栅控读出晶体管的双端口增益单元

摘要

一种DRAM存储器单元和用于利用绝缘体上硅(SOI)CMOS技术制作密集(20或18方)布局的工序。具体而言，本发明提供一种与现有SOI CMOS技术兼容的密集且高性能的SRAM单元配置。本领域中已知各种增益单元布局。本发明通过提供利用SOI CMOS制作的密集布局而改进了现有技术。广义上说，存储器单元包括分别设置有栅极、源极和漏极的第一晶体管；分别具有第一栅极、第二栅极、源极和漏极的第二晶体管；以及具有第一端子的电容器；其中，所述电容器的第一端子和所述第二晶体管的第二栅极包括单个实体。

主权项

一种形成半导体结构的方法，包括：提供绝缘体上半导体衬底，其包括至少一个过孔接触和至少一个存储电容器，所述至少一个过孔接触延伸通过所述绝缘体上半导体衬底的SOI层和掩埋绝缘层，以及所述至少一个存储电容器包括填充于存储沟槽内的节点导体；在所述节点导体的一部分的顶部上提供氧化物帽层，同时使所述节点导体的另一部分暴露；在所述节点导体的暴露部分中形成凹陷并在所述凹陷中形成导电带；去除所述氧化物帽层并在所述导电带和所述节点导体的一部分的顶部上形成顶部沟槽氧化物；以及在所述顶部沟槽氧化物的顶部上形成读出字线，并在所述SOI层的暴露表面的顶部上形成写入字线，其中所述读出字线是包括侧栅极和顶栅极的晶体管的一个组件，所述侧栅极连接到所述节点导体，所述顶栅极连接到所述读出字线。