用于存储器线驱动器的非二进制群组的解码电路

摘要

本发明揭示一种用于存储器线驱动器的非二进制群组的解码电路。在一个实施例中，揭示一种集成电路，其包括二进制解码器及可操作以执行非二进制算术运算的电路系统，其中将所述非二进制算术运算的结果作为输入提供至二进制解码器。在另一实施例中，揭示一种集成电路，其包括：存储器阵列，其包括多个阵列线；2的非整数幂数量的阵列线驱动器电路；和控制电路系统，其经配置以选择所述阵列线驱动器电路中的一者。所述控制电路系统可包括二进制解码器和执行非二进制算术运算的前置解码器部分。本文中所述概念可单独或以组合形式使用。

主权项

一种集成电路，其包括：存储器阵列，其包括多个阵列线；一定数量的阵列线驱动器电路，其与所述多个阵列线耦合，其中所述数量不同于2的整数幂；及控制电路系统，其经配置以选择所述阵列线驱动器电路中的一者，其中所述控制电路系统包含一二进制解码器，所述二进制解码器包含多个输出，其中每一输出驱动一非二进制数量的阵列线驱动器电路。