提升薄膜晶体管基板的画素缺陷侦测率的布局结构

摘要

本发明提供一种提升薄膜晶体管基板的画素缺陷侦测率的布局结构，其包括多列第一数据线及多行第一扫描线，利用多列第一数据线及多行第一扫描线定义出多个画素(pixel)，且于每一个画素中形成一个薄膜晶体管，其中利用一第一金属层同时形成薄膜晶体管的闸极、第一扫描线以及共通电极走线；利用一第二金属层同时形成薄膜晶体管的汲极、源极以及第一资料线。薄膜晶体管的汲极与一画素电极连接，其通电极走线为邻近第一扫描线和第一数据走线设置，且共通电极走线被画素电极部分覆盖；虚拟数据走线位于第一扫描线与共通电极走线之间，且虚拟数据走线与画素电极连接。能有效并快速的定位GC short的短路位置，有效解决现有技术中，必须以人眼寻找的困扰。

主权项

一种提升薄膜晶体管基板的画素缺陷侦测率的布局结构，包括：一基板；多列第一扫描线，其设置于该基板上；多行第一资料线，其设置于该第一扫描在线且该等第一数据线及该等第一扫描线定义出多个画素(pixel)，且每一画素包括一开关组件和一画素电极；一共通电极走线，其邻近该第一扫描线和该第一资料线设置，且被所述的画素电极部分覆盖；以及一虚拟数据走线，位于该第一扫描线与该共通电极走线之间，且该虚拟数据走线与该画素电极连接。