| 摘要 |
<p>L'invention concerne une mémoire effaçable et programmable électriquement, comprenant des cellules mémoire (CEikj) agencées en lignes de bit (BLkj) et en lignes de mot (WLi) transversales aux lignes de bit, chaque cellule mémoire pouvant être dans un état programmé ou effacé, la mémoire comprenant des circuits de sélection de cellules mémoire (RDEC, LTk, LPkj, ATLi) configurés pour mémoriser et lire des bits de donnée (bj) dans deux cellules mémoire (CExyj, CEvzj) appartenant à des lignes de bit distinctes (BLyj, BLzj) et des lignes de mot distinctes (WLx, WLv), et pour éviter qu'une cellule mémoire soit par erreur écrite ou lue dans un autre état qu'un état par défaut à la suite d'un claquage d'oxyde de grille d'un transistor de la mémoire, et un circuit de lecture (CLC) pour déterminer un bit de donnée (bj) à lire dans la mémoire en fonction des états des deux cellules mémoire mémorisant le bit de donnée (bj).</p> |
