用于信号处理的处理器

摘要

一种处理器包括用于在地址的控制之下访问物理存储器的存储器端口。一个处理单元执行在存储器中存储的指令和/或对存储器中存储的数据进行操作。地址生成单元(“AGU”)生成一个用于对访问存储器进行控制的地址；AGU与多个-N个寄存器相关联，所述多个寄存器使AGU能在地址生成机构的控制之下生成所述地址。存储器单元可操作来保存/加载由一个操作触发的N寄存器中的k个，其中2≤k≤N。为此，所述存储器单元包括用于把k个寄存器连接到要经由存储器端口写入存储器中的一个存储器字的连接器，还包括用于把经由存储器端口从存储器读取的字分到k个寄存器中。

主权项

一种处理器，包括：一个存储器端口，用于在一个地址的控制之下访问物理存储器；至少一个处理单元，用于执行在存储器中存储的指令和/或对在存储器中存储的数据进行操作；至少一个地址生成单元AGU，用于生成一个用于对访问存储器进行控制的地址；所述AGU与至少第一组多个寄存器相关联，其中所述第一组寄存器使所述AGU能在地址生成机构的控制之下生成所述地址；和存储器单元，可操作来保存/加载由一个操作触发的所述第一组寄存器，其中所述存储器单元包括一个连接器，用于把所述第一组寄存器连接到要经由存储器端口写入存储器中的一个存储器字，还包括一个分割器，用于将经由存储器端口从存储器读取的字分到所述第一组寄存器中。