| 发明名称 |
METHODS AND APPARATUS FOR TRANSFORMING SEQUENTIAL LOGIC DESIGNS INTO EQUIVALENT COMBINATIONAL LOGIC |
| 摘要 |
|
| 申请公布号 |
EP1700132(B1) |
申请公布日期 |
2010.05.05 |
| 申请号 |
EP20040813440 |
申请日期 |
2004.12.08 |
| 申请人 |
CADENCE DESIGN SYSTEMS, INC. |
发明人 |
VANDLING, GILBERT, C. |
| 分类号 |
G06F11/263;G01R31/3183;G06F11/267 |
主分类号 |
G06F11/263 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
