发明名称 半导体存储器以及半导体存储器的操作方法
摘要 数据添加电路将要从刷新块读取的多种类型期望数据分别添加到从其它块读取的数据,以产生多个读数据串。纠错电路检测每个读数据串的错误,并且将错误检测结果中最可靠的结果设置为真。纠错电路基于真错误检测结果对要从刷新块读取的数据进行解码。而且,纠错电路纠正对应于真错误检测结果的读数据串的错误。从而,在不延长读周期时间的条件下,可以隐藏刷新操作,并且同时可以纠正错误。通过纠正从时间保持特性很差的存储器单元读取的数据错误,可以延长刷新请求间隔,进而可以降低待机期间的功耗。
申请公布号 CN1771565B 申请公布日期 2010.05.05
申请号 CN03826473.0 申请日期 2003.08.18
申请人 富士通微电子株式会社 发明人 江渡聪
分类号 G11C29/00(2006.01)I;G11C11/401(2006.01)I 主分类号 G11C29/00(2006.01)I
代理机构 北京东方亿思知识产权代理有限责任公司 11258 代理人 赵淑萍
主权项 一种半导体存储器,包括:多个数据块,具有存储信息数据的存储器单元;多个代码块,具有存储代码数据的存储器单元,所述代码数据用来对所述数据块中存储的数据进行解码;刷新控制电路,所述刷新控制电路输出刷新请求信号以顺序执行所述数据块和所述代码块上的刷新操作;数据添加电路,所述数据添加电路将要从刷新块读取的多种类型期望数据分别添加到从其它块读取的数据,进而产生多个读数据串,所述刷新块没有被所述数据块和所述代码块的刷新操作所读取;以及纠错电路,所述纠错电路检测所述读数据串的错误,将错误检测结果中的最可靠结果设置为真,并且纠正对应于真错误检测结果的一个读数据串的错误。
地址 日本东京都